21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 请教ISE约束中时序的余量的设置
返回列表 发新帖我要提问

请教ISE约束中时序的余量的设置

[复制链接]
2845|5
 楼主| nongfuxu 发表于 2012-1-13 23:34 | 显示全部楼层 |阅读模式
时序, se, hz
请教: 实际板子工作在50MHz,设置约束时需要留出多少余量?
回复

收藏 举报

相关帖子
 楼主| nongfuxu 发表于 2012-1-14 00:41 | 显示全部楼层
或者说,综合实现后系统最高频率为110MHz,那实现工作频率最大能到多少啊?
回复

收藏 举报

Backkom80 发表于 2012-1-14 13:55 | 显示全部楼层
余量给5%－10%就可以了，比如50M，约50M*1.05 or 50M*1.1 足以。
回复

收藏 举报

 楼主| nongfuxu 发表于 2012-1-14 15:13 | 显示全部楼层
本帖最后由 nongfuxu 于 2012-1-16 00:06 编辑

Backkom80你说的是针对用什么工具的啊?
对ISE XST也适用吗?  谢谢!

自答：
翻到一本书，是针对XILINX芯片。书上是这么说的。
回复

收藏 举报

Backkom80 发表于 2012-1-16 00:44 | 显示全部楼层
综合后的时钟频率值不准，没有太多的参考意义，
这个余量可以在.xcf中用，
你写在.ucf中更有用，布局布线会按个值计算，对你的时钟做更准确的分析，一般布局布线后报的时钟率频是较准确的。
回复

收藏 举报

 楼主| nongfuxu 发表于 2012-1-16 14:12 | 显示全部楼层
感谢Backkom80！
请教，用DCM输出时钟clk作为系统时钟下，怎么对输出信号进行偏移约束。起因是Clock Domains中就没有"clk"项，只有外部输入时钟clk_in!
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

nongfuxu
个人签名：是不是经济不KUA,房价下不来？ 高房价只能带来“实体经济挤出效应”。

417

主题

4297

帖子

2

粉丝
快速回复 在线客服 返回列表 返回顶部