学习中：时钟电路选择原则

发表于 2012-3-8 11:12

1,系统中要求多个不同频率的时钟信号时，首选可编程时钟芯片;
2,单一时钟信号时，选择晶体时钟电路;
3,多个同频时钟信号时，选择晶振;
4,尽量使用DSP 片内的PLL，降低片外时钟频率，提高系统的稳定性;
5,C6000、C5510、C5409A、C5416、C5420、C5421 和 C5441 等 DSP 片内无振荡电路，不
能用晶体时钟电路;
6,VC5401、VC5402、VC5409 和 F281x等 DSP 时钟信号的电平为 1.8V，建议采用晶体时钟
电路

发表于 2012-3-9 10:01

多谢楼主总结，学习了

发表于 2012-3-9 15:23

这个只是一部分吧

发表于 2012-3-9 15:23

貌似还没完

发表于 2012-3-14 17:13

求补充

发表于 2012-4-6 16:43

晶体时钟电路与晶振的区别是什么？为什么要这样使用？谢谢

发表于 2012-4-6 17:40

未知

发表于 2012-4-7 14:20

不清楚帮你顶下

发表于 2012-4-7 14:20

发表于 2012-4-10 14:17

学习下经验。呵呵多谢分享。

学习中：时钟电路选择原则

相关帖子

浏览过的版块

社区建设奖章

欢快之小溪

技术新星奖章

甘甜之泉水

以坛为家

技术奇才奖章

技术高手奖章

涓涓之细流