IO 口引入超范围口引入超范围电压对ADC的影响

发表于 2023-6-24 20:25

任何模拟引脚（或相邻的数字输入引脚）上如果存在小于 GND 的负电压时（不大于-200 mV
的负电压可以被认为是安全的），会引入从该 IO 口流出的负电流。这种情况下会显著影响 ADC
的采样结果，为了更精确的采样结果，需要确保相关 IO 口上在 ADC 工作期间不要有负电压的
存在。
ADC 采样的 IO 口在非采样时间也不要引入高于 V DDA 的电压，可能会造成对 ADC 内核的漏
电，引起采样精度的变差。

发表于 2023-7-24 14:24

不能超过ADC的最大值，不然就烧坏了的

发表于 2023-7-24 15:31

用外置的ADC吧，精度不是一点点的提升呢

发表于 2023-7-24 16:33

当然不要超过VDDA，不然就坏掉喽

发表于 2023-7-24 17:40

ADC算是对电压比较苛刻的外设了

发表于 2023-7-24 18:45

负电压也可以，用运放抬高就好

发表于 2023-7-25 07:03

ADC不能有大于阈值的电压，这是必须的

发表于 2023-7-25 08:15

超过ADC电压不仅仅会损坏外设，还会导致采集的数据不准确呢

发表于 2023-7-25 09:32

模拟引脚最重要的就是不要超过本身电压，不像数字IO，都可以超出一点点

发表于 2023-7-25 11:06

感觉想要ADC的精度高，还是得用外置的ADC芯片才行

发表于 2023-7-25 12:42

不能引入高于VDDA的电压，很容易损坏MCU的

IO 口引入超范围 口引入超范围电压对ADC的影响

相关帖子

浏览过的版块

IO 口引入超范围口引入超范围电压对ADC的影响