xilinx rapidIO IP example_design工程translate总是出错

[复制链接]
3570|11
 楼主| yangjia880313 发表于 2012-10-17 18:22 | 显示全部楼层 |阅读模式
xilinx rapidIO IP example_design工程translate总是出错,和chipscope文件下的文件有关,如果用.v文件出现以下错误,如果用.xco文件则编译时提示重新获取IP,一直获取但是获取不到。(其中一个错误)
ERROR:NgdBuild:604 - logical block 'rio_de_wrapper/rio_ila1_gen.i_rio_ila' with
   type 'rio_ila' could not be resolved. A pin name misspelling can cause this,
   a missing edif or ngc file, case mismatch between the block name and the edif
   or ngc file name, or the misspelling of a type name. Symbol 'rio_ila' is not
   supported in target 'virtex6'.
如果把工程中和chipscope文件夹下相关文件全部屏蔽不例化,自己添加.cdc文件,则最后place & route不能通过。
请问各位这改怎么办
GoldSunMonkey 发表于 2012-10-17 21:19 | 显示全部楼层
。。。。你重新用XCO生成一遍ILA和ICON的IP不就行了么?
 楼主| yangjia880313 发表于 2012-10-25 18:25 | 显示全部楼层
猴哥帮帮忙啊!这几天我通过RapidIO核的example_design自己改了个程序,综合编译都没有问题,把example里面的所有的chipscope相关的程序都去掉了,自己添加个CDC文件编译时最后place & route总是过不去,有错但是错误信息栏里面什么也不报,看不到错误更没法解决了,可能和以前核里面原来的chipscope文件有关但是我把所有程序都去了!猴哥给想想是什么问题
lsc004 发表于 2013-4-10 18:33 | 显示全部楼层
yangjia880313 发表于 2012-10-25 18:25
猴哥帮帮忙啊!这几天我通过RapidIO核的example_design自己改了个程序,综合编译都没有问题,把example里面 ...

解决了没有啊?我也遇到这个问题了,求助
1003704680 发表于 2013-4-13 23:08 | 显示全部楼层
lsc004 发表于 2013-4-10 18:33
解决了没有啊?我也遇到这个问题了,求助

解决了没?
harvard83 发表于 2013-4-16 09:34 | 显示全部楼层
呼唤猴哥 是什么问题嘛 我也遇到了
ldcxsp 发表于 2013-5-6 13:54 | 显示全部楼层
怎么解决啊?
GoldSunMonkey 发表于 2013-5-6 21:17 | 显示全部楼层
肯定是解决啦
GoldSunMonkey 发表于 2013-10-8 23:08 | 显示全部楼层
ldcxsp 发表于 2013-5-6 13:54
怎么解决啊?

看到我的答案了么?
GoldSunMonkey 发表于 2013-10-8 23:08 | 显示全部楼层
harvard83 发表于 2013-4-16 09:34
呼唤猴哥 是什么问题嘛 我也遇到了

看见我的答案了么?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

4

主题

26

帖子

1

粉丝
快速回复 在线客服 返回列表 返回顶部