DDR等长和LVDS等长的问题？（2440核心板设计同问！）

发表于 2012-11-11 11:18

本帖最后由 iampeter 于 2012-11-14 15:27 编辑

各位大侠，小弟在布一个DDR2的板子，这个等长线让我很困扰！
CPU的总线到DDR2需要等长这个我知道，但是CPU的总线往往还到其他的芯片上，我这个等长是指CPU到DDR的最短距离，还是整个网络的长度啊？
我感觉是整个网络的长度！不知道有没有官方点的解释？
同样LVDS布线时也是这样两条线要求等长，其中一个要接电阻就长了一些，是不是另一个要走点蛇形线，把长度补回来，也就是整个网络等长？

发表于 2012-11-11 21:35

昏，没人知道吗？不会吧！！！

发表于 2012-11-12 09:28

整个网络的等长

发表于 2012-11-12 23:16

谢谢！！！

发表于 2012-11-14 09:57

你的这个问题我以前也考虑过，我觉得：1、DDR2的线长就应该是整个网络的线长，不管连到几个芯片，信号线的长度应该是其总和，因为信号在走上上应该是均匀分布的；2、LVDS的等长也应该是整个网络的长度，也包含中间串电阻的长度，但我不太明白你怎么一根串了电阻一根没串，但总长应该相同。
我的看法，希望还有人来补充或者反驳。大家一起学习

发表于 2012-11-14 10:35

等长控制根本：时序控制

假如就是主控对DDR处时序要求比较严格。那这个BUS上挂的其它器件可以不要做主控对那些器件的等长。也就是不要整个网络都要等长。
如果这个BUS要求，主控对每一个芯片都有严格的时序要求，那就要每一个都要有等长处理的。也就是要整个网络都要等长。

登录 · 发表于 2012-11-14 15:28

谢谢！还有一个问题，我的ARM2440出来的数据线上挂了很多器件，比如说SDRAM，FLASH还有DM9000这样需要总线连接的器件，SDRAM两片组成了32bit，而其他芯片都是16bit数据线的，那么ARM数据线的低16位的网络肯定很长，我觉得是不是保证ARM管脚到SDRAM的数据线长度基本一致即可，不是考虑网络，保证线的长短还是为了保证时序，而整个网络的长度我觉得是阻抗不同？还请大家懂得解释一下！！！

如上图：保证高地位数据线到SDRAM之前等长即可，过了SDRAM后不用考虑了吧？
同理的还有地址线！！！

发表于 2012-11-14 15:40

假设2440高16位数据线到SDRAM有2000个mil，而低16位到FLASH和DM9000A或是FPGA可能会增加2000mil，这时数据线的高16位为2000mil，低十六位为4000mil，有必要将高十六位等长到4000mil吗？

发表于 2012-11-16 12:49

同志们，没人知道吗？

发表于 2012-11-20 13:06

居然沉了！！！

发表于 2013-6-3 23:31

再次发起讨论！！！

发表于 2013-6-4 11:42

发表于 2013-6-7 23:38

我勒个去~
沉这么久了自己还顶~

发表于 2013-6-7 23:39

lvds的不那么严格要求等长~
差分线嘛~
你说的ddr我这几天也要画，先找点资料看看~
不过还好有人指导~

登录 · 发表于 2013-10-31 20:37

楼主的问题我也想知道
不过我觉得对于楼主的问题，高16位和低 16位的线长等长，
然后低16位的另外2路分支，到flash的一组线等长，到DM9000A的一组等长，而三者之间不需要等长吧？？比如下面的长度

请高手看看这样行不行？

发表于 2013-11-1 08:59

SDRAM可以和flash串着用？:L

DDR等长和LVDS等长的问题？（2440核心板设计同问！）

相关帖子

本帖子中包含更多资源

本帖子中包含更多资源

浏览过的版块

涓涓之细流

以坛为家

技术高手奖章

荣誉元老奖章

坚毅之洋流

十世金身

技术领袖奖章

技术奇才奖章

甘甜之泉水

常驻人口

欢快之小溪

缘定三生

社区建设奖章

技术新星奖章

湍急之河流