21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › verilog问题
返回列表 发新帖我要提问

verilog问题

[复制链接]
1499|2
 楼主| jlgcumt 发表于 2012-11-14 17:13 | 显示全部楼层 |阅读模式
verilog, verilo
verilog,我在一个文件中的一个模块修改一个变量，然后 在另一个文件中的模块使用这个变量，怎么实现？
回复

收藏 举报

相关帖子
GoldSunMonkey 发表于 2012-11-14 18:41 | 显示全部楼层
关键是怎么传递，你为什么不举个例子呢？
回复

收藏 举报

 楼主| jlgcumt 发表于 2012-11-14 20:07 | 显示全部楼层
2# GoldSunMonkey 我通过接口传递就行了，结贴了！
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

jlgcumt
个人签名：善攻者，动于九天之上,善守者，藏于九地之下！

183

主题

733

帖子

4

粉丝
快速回复 在线客服 返回列表 返回顶部