21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › 【新手】一直很奇怪verilog中关于生成语句的问题 ...
返回列表 发新帖我要提问

【新手】一直很奇怪verilog中关于生成语句的问题

[复制链接]
1648|1
 楼主| nm2012 发表于 2013-2-15 22:01 | 显示全部楼层 |阅读模式
verilog, verilo
生成语句有什么用呢，是不是说循环，条件语句如果直接写在块中是无法综合的，必须用生成语句来写才可以综合，求解
回复

收藏 举报

相关帖子
Backkom80 发表于 2013-2-16 09:08 | 显示全部楼层

多找些例子，多看看，体会下。
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

nm2012

49

主题

213

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部