FIR 滤波器不同时钟下工作结果怎么不一样

发表于 2013-12-10 11:49

是关于查表法的一个FIR滤波器，使用50Mhz时候可以正常出结果，可是用PLL产生100Mhz的时钟时候结果就不对了，使用的是cyclone系列的EP3C55F484I7，看数据手册按理说速度应该能达到100M的，求高手解答

发表于 2013-12-11 08:53

你得看实际的timing report才能知道到底能跑多少兆。

发表于 2013-12-11 15:24

你应该没有进行时序约束吧

发表于 2013-12-13 11:29

forrest11 发表于 2013-12-11 08:53
你得看实际的timing report才能知道到底能跑多少兆。

time report 中是不是主要看Fmax 就是系统最大的频率，应该可以满足的140M呢

发表于 2013-12-13 11:29

forrest11 发表于 2013-12-11 08:53
你得看实际的timing report才能知道到底能跑多少兆。

time report 中是不是主要看Fmax 就是系统最大的频率，应该可以满足的140M呢

发表于 2013-12-13 11:32

forrest11 发表于 2013-12-11 08:53
你得看实际的timing report才能知道到底能跑多少兆。

而且编译也通过了程序

发表于 2013-12-14 23:00

滤波器系
数不做更改的话，两个频率输出的结果肯定不一样呀

发表于 2013-12-15 12:49

fs不同了

发表于 2013-12-15 19:58

utopiaworld 发表于 2013-12-15 12:49
fs不同了

是数据采样后处理的频率数据采完储存完全后才开始处理的和采样频率无关的吧

发表于 2013-12-21 10:02

不懂通信和数字信号处理的话，别人说了你也不懂。重新设计下吧

发表于 2013-12-23 15:28

你时序约束怎么做的

发表于 2013-12-25 17:19

楼主能把你的FPGA做的FIR工程给我发一份吗？469642875@qq.com

[FPGA] FIR 滤波器不同时钟下工作结果怎么不一样