怎么改变输出波形的幅度啊

发表于 2014-4-18 08:42

用verilog语言产生函数信号发生器，想要改变输出波形的频率和幅度（不通过DDS，采用一般的方法），求各位大神指教！！

发表于 2014-4-18 23:43

通过时钟分频大小改变频率

发表于 2014-4-18 23:43

幅度输出就是你存入rom的数值表了

发表于 2014-4-18 23:44

你按照多少的倍数可以扩大，或者缩小

发表于 2014-4-19 18:32

频率就是你每隔多少时间发一个点，一个波形由多少点组成一个周期，算一下就好了，幅度的话就是按DA的转换表对应了，也可以加运放放大衰减

发表于 2014-4-20 23:05

频率配置一下分频器就好了，幅值可以在内部设置，也可以外扩电路。

发表于 2014-4-24 19:03

通宵敲代码发表于 2014-4-20 23:05
频率配置一下分频器就好了，幅值可以在内部设置，也可以外扩电路。

分频器我也知道，但是总感觉我设计的分频器并不是适合任意一个频率啊

发表于 2014-4-24 19:03

gaochy1126 发表于 2014-4-18 23:43
通过时钟分频大小改变频率

我要输出波形的频率是随意的，所以我不会分频呢

发表于 2014-4-24 19:04

gaochy1126 发表于 2014-4-18 23:43
幅度输出就是你存入rom的数值表了

那这样幅度不是不能改变了吗？

发表于 2014-4-24 19:04

yghanwuji 发表于 2014-4-19 18:32
频率就是你每隔多少时间发一个点，一个波形由多少点组成一个周期，算一下就好了，幅度的话就是按DA的转换表 ...

好高级啊，没懂啊！

发表于 2014-4-24 19:05

gaochy1126 发表于 2014-4-18 23:44
你按照多少的倍数可以扩大，或者缩小

没有倍数关系啊

发表于 2014-4-24 19:40

上官紫虞发表于 2014-4-24 19:03
分频器我也知道，但是总感觉我设计的分频器并不是适合任意一个频率啊

这个，似乎数字电路的分频都是这样。
你可以考虑一下模拟分频的方法，比如像555那样，
用电容的大小来决定频率，电阻来调节占空比，毕竟这题东西都是可调的。
不过那就相当复杂，相当麻烦了！

发表于 2014-5-4 22:29

通宵敲代码发表于 2014-4-24 19:40
这个，似乎数字电路的分频都是这样。
你可以考虑一下模拟分频的方法，比如像555那样，
用电容的大小来决 ...

频率我已解决，但是幅度不知道怎么改变

发表于 2014-5-5 13:38

上官紫虞发表于 2014-5-4 22:29
频率我已解决，但是幅度不知道怎么改变

FPGA好像不怎么好控制幅值，可能是我不怎么懂的原因吧。

我能想到的就是PWM，不然就只能外加电路了！

发表于 2014-5-6 00:57

lz没说清自己的电路情况

貌似数字电路不能改变幅度。

你后面接DA了吗？

发表于 2014-5-10 21:27

玄德发表于 2014-5-6 00:57
lz没说清自己的电路情况

貌似数字电路不能改变幅度。

接了DA转换的

发表于 2014-5-10 21:27

通宵敲代码发表于 2014-5-5 13:38
FPGA好像不怎么好控制幅值，可能是我不怎么懂的原因吧。

我能想到的就是PWM，不然就只能外加电路了！ ...

好的，我已经解决了，谢谢你

[Quartus] 怎么改变输出波形的幅度啊