21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › DDR3硬件设计
返回列表 发新帖我要提问

[protel] DDR3硬件设计

[复制链接]
1994|3
 楼主| 熊猫烧香 发表于 2014-11-5 11:54 | 显示全部楼层 |阅读模式
硬件设计, DDR3, 滤波, 电容, AC
本帖最后由 熊猫烧香 于 2014-11-5 12:03 编辑


DDR3的地址线通过电阻上拉到DDR3_VTT,DDR3_VTT通过0.1uf电容滤波,但是0.1uf滤波电容并没有接地而是接到VDDQ_1V5?请教大神这样的设计是基于怎样的考虑？

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

收藏 举报

相关帖子
 楼主| 熊猫烧香 发表于 2014-11-5 13:10 | 显示全部楼层
VDDQ_1V5是DDR3的供电电源，以此作为滤波电容的参考平面，是不是为了保持VDDQ_1V5和DDR3_VTT的“随动性”？
回复

收藏 举报

ccmc 发表于 2014-11-6 13:52 | 显示全部楼层
这叫stitch cap，在电源层被分割，而又作为参考平面时，给高速信号提供回流路径，减小EMI。
回复

收藏 举报

 楼主| 熊猫烧香 发表于 2014-11-7 09:14 | 显示全部楼层
ccmc 发表于 2014-11-6 13:52
这叫stitch cap，在电源层被分割，而又作为参考平面时，给高速信号提供回流路径，减小EMI。 ...

挺有意思的名称stitch cap，谢谢分享！
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

熊猫烧香

5

主题

24

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部