VERILOG里面else if语句最多能有多少个？

发表于 2015-5-7 17:19

一个特殊应用，收到对方的一个10位随机数，然后按照这个值对一个数据流做不同方式解析。这样我只能用
if (a==0) ****
else if(a==1)****
else if(a==2)****
......
来解决。但是这玩意都1024个else if呢。也太多了吧。

由于解码时钟是120MHZ，（一个时钟来一位数据，要求按照位解码），又没有办法用FOR循环的方式做。有什么好方式呢？
如果能够支持1024个 else if我也认了。哪位知道？谢谢！

发表于 2015-5-7 17:23

实际中用CASE好些。但是1024个case行嘛？

发表于 2015-5-7 21:53

本帖最后由雪夜虫子于 2015-7-23 08:49 编辑

...

发表于 2015-5-7 23:30

可以是可以，没有语法错误的是可以的。如何安排你的逻辑是重要的

发表于 2015-5-17 00:00

用ROM。10位随机数作为地址，相应的输出先定义好在ROM里面。然后，不同的输入就有不同的输出了

发表于 2015-6-10 17:03

用ROM不一定符合他的要求

发表于 2015-6-11 16:41

利用寄存器转化为并行的运算

VERILOG里面else if语句最多能有多少个？

相关帖子

浏览过的版块

突出贡献奖章

缘定三生

湍急之河流

技术导师奖章

七世轮回

技术奇才奖章

社区建设奖章

甘甜之泉水

伴坛终老

技术高手奖章

希望之星奖章