PSoC3集成的公共资源

发表于 2015-6-29 15:30

PSoC3集成的公共资源，其中包括：
时钟管理单元，电源管理单元和复位单元，I/O系统和
布线等内容。
在时钟管理单元部分，主要介绍了内部振荡器，外部振荡器和时钟分配等；
在电源管理部分，主要介绍了电源模式、升压转换器模式；
在复位单元部分，主要介绍了复位模块功能和复位源；
在I/O系统和布线部分，主要介绍了I/O系统特性，I/O引脚特性和I/O其它特性等内容。

发表于 2015-6-29 15:30

      时钟系统用于在PSoC系统内产生、分配和分布时钟
。对于大多数的系统，不需要外部的晶体振荡器。
时钟系统主要包括：
   1. 四个内部的时钟源增加了系统的集成度：
3-48MHz内部主振荡器（Internal Main Oscillator，IMO）3MHz的精度为±5%；
1kHz，33kHz，100kHz的内部低速振荡器（Internal Low Speed Oscillator，ILO）；
来自IMO，MHz的外部晶体振荡器（MHzECO）和数字系统互联（Digital System Interconnect，DSI）的USB时钟域。
24~67MHz的相位锁相环，其时钟源可以来自IMO、MHzECO和DSI。
   2. 来自外部的I/O或者其它逻辑的DSI信号；

发表于 2015-6-29 15:31

3. 两个外部的时钟源提供高精度的时钟：
4-33MHz外部晶体振荡器（MHzECO）；
用于实时时钟的外部32.768KHz晶体振荡器（kHzECO）；
4. 用于总线时钟的专用16位的时钟分频器；
5. 8个16位时钟分频器用于数字系统外设；
6. 4个16位时钟分频器用于模拟系统外设；
7. IMO有一个USB模式，自动的锁定到USB总线时钟，
不需要为USB使用外部晶体振荡器；

发表于 2015-6-29 15:31

时钟的生成和分配是通过PSoC Creator IDE图形化界
面自动完成的。这是基于完整地系统要求，大大加速了
设计的进程。PSoC Creator允许设计者用最小的输入建立
时钟系统。设计者能指定期望的时钟频率和精度。

登录 · 发表于 2015-6-29 15:32

图片1

登录 · 发表于 2015-6-29 15:32

时钟管理

登录 · 发表于 2015-6-29 15:33

图片3

发表于 2015-6-29 15:34

PSoC器件内包含两个内部的振荡器：
内部的主振荡器;
内部的低速振荡器;
      1.IMO
      在大多数设计中，IMO是所要求的唯一的时钟源，IMO操作不需要外部元件的条件下，能输出一个稳定的时钟。IMO提供时钟输出为3，6，12，24和48MHz。
      使用寄存器FASTCLK_IMO_CR [2:0]选择频率，在3MHz的时候典型的时钟精度是4%。

发表于 2015-6-29 15:34

USB时钟域
USB时钟域可以和主时钟网络是异步的。当运行一部时钟来处理USB数据时，USB逻辑包含一个到芯片的同步总线接口。USB逻辑要求一个48MHz的频率。时钟源可以来自不同的源，包括48MHz的DSI时钟，或者将来自内部振荡器、DSI信号或者晶体振荡器的24MHz时钟倍频的值。

发表于 2015-6-29 15:34

   快速启动IMO（FIMO）
   IMO一个可交替的模式可用于快速的从休眠模式启动。这个FIMO模式提供在低功耗状态下，1μs内的一个时钟输出。这个可交替的振荡器只能运行在48MHz，精度低于基本IMO的精度。
      只有当唤醒时，这个功能是活动的，通过设置FASTCLK_IMO_CR[3]比特位，来选择使用FIMO。当选择这个模式时，在下一次唤醒时，FIMO代替IMO时钟。

发表于 2015-6-29 15:35

2．内部低速振荡器
ILO为低功耗提供了低频时钟，下图给出了ILO的结构图。
ILO产生两个不同的时钟输出1kHz和100kHz。这两个时钟独立运行，可以分别通过SLOWCLK_ILO_CR0[1]和SLOWCLK_ILO_CR0[2]的控制使能或者禁止这两个时钟。

发表于 2015-6-29 16:02

还没有完吧

登录 · 发表于 2015-6-29 17:28

这个振荡器工作在极低电流模式下，很适合用于低功耗模式。通过设置CLKDIST_CR [3:2]来控制多路复用开关，从这三个时钟输出中选择一个时钟，布线到时钟分配网络。
   在冬眠模式下，禁止ILO时钟。SLOWCLK_ILO_CR0[4]用于控制器件的唤醒速度。设置该位，减慢启动，但是提供了一个低功耗的操作。
外部振荡器包含：MHz的ECO和32.768kHz的ECO。
      1．MHz外部晶体振荡器
      MHz外部晶体振荡器（External Crystal Oscillator，
ECO）使用外部的晶振提供高频，高精度的时钟驱动。下
图给出了MHzECO的模块结构图。它支持宽范围的晶体类
型，范围为4-25MHz。当和PLL一起使用时，能产生最高
67MHz的CPU和系统时钟。GPIO引脚连接到外部的晶体
和电容是固定的。MHzECO精度取决于所选择的晶体。

登录 · 发表于 2015-6-29 17:29

2．32.768kHz ECO
32.768kHz的外部晶体振荡器提供了高精度的定时（最小功耗）。32kHzECO和休眠定时器直接连接，为实时时钟（Real Time Clock，RTC）提供时钟源。RTC使用1秒的中断间隔使得在CPU内实现RTC的功能。通过寄存器SLOWCLK_X32_CR[0]使能/禁止kHzECO时钟。下图给出了32kHzECO的模块结构图。

登录 · 发表于 2015-6-29 17:29

连接外部晶体的引脚共享标准的I/O（比如：GPIO、LCD和模拟全局）引脚。晶体的输出，布线到时钟分配网络，作为一个时钟源的选项。
为了更好的说明RTC的工作原理，下图给出了RTC的实现结构图。图中可以看到用于控制RTC的寄存器。

登录 · 发表于 2015-6-29 17:31

DSI为与I/O连接的外部时钟提供了布线连接。振荡器也能在芯片内的数字系统和UDB内产生。DSI的时钟源包含：
UDB内所生成的时钟；
通过引脚连接的片外时钟；
来自时钟分配网络的输出时钟，通过布线结构再直接返回到网络；
PLL使低频和高精度的时钟合成到高频时钟。如下图所示，PLL块使得基于不同的输入源产生时钟频率。PLL输出时钟频率范围为24-67MHz。PLL最通常的用法是对3MHz的IMO进行倍乘，这样可以产生最高频率的精确CPU和系统时钟。
PLL的输出频率，可由下式计算得到：
FPLL_OUT=FIN*(P/Q)

登录 · 发表于 2015-6-29 17:32

PLL可以在250us内锁定相位。可以配置使用来自
IMO，MHzECO或DSI的时钟源。当PLL锁定后（使用一
个比特来标识PLL锁定状态），就可以使用这些时钟源
。锁定信号通过DSI连接来产生中断。在进入低功耗模式
前，禁止PLL。

发表于 2015-6-29 17:34

USB从这些时钟源中选择USB时钟。这些时钟源包括：
imo1x（在IMO模块内可用的选项）
满足时钟源精度的40MHz DSI时钟。
晶体没有工作在48MHz，需使用PLL得到48MHz。
由于精度问题不能使用48MHz时钟。
imo2x（在IMO模块内可用的选项）
      带有倍频器的24MHz晶体、24MHz IMO和24MHz DSI输入。
clk_pll
      晶体、IMO或者DSI输入产生48MHz的时钟。
dsi输入-48MHz。
如果使用内部的IMO，必须通过设置FAST_IMO_CR[6]使能振荡器锁定功能。可替换的是，一
个24MHz的晶体控制的时钟能用于全速的USB操作。其它
晶体频率，比如4MHz，使用PLL合成所需要的48MHz。

PSoC5的电源系统由独立的模拟VDDA、数字VDDD、
I/O Vddiox供电引脚构成。电源系统包含两个内部的1.8V的
电源管理器，用于为内部核逻辑提供数字Vccd和模拟电源
Vcca。电源Vccd和Vcca每个输出引脚必须外接去耦合电容
。Vccd引脚必须尽可能短的连接在一起，连接到
1uF±10%的X5R电容。
      电源系统也包含休眠管理器，I2C电源管理器和冬眠
管理器。

登录 · 发表于 2015-6-29 17:34

图片

PSoC3集成的公共资源

相关帖子

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

浏览过的版块