标签:

时序

最新发表 / 热门讨论	版块	作者	回复/查看	最后发表

Xilinx VHDL 时序问题怎么解决 VHDL ，XILINX ，时序，RAM ，状态机	FPGA论坛	pihois 2012-11-30	9 1823	GoldSunMonkey 2012-12-4 22:15
一个怪现象：flash无法采用块写模式循环写入超过256+56字节？ flash ，RAM ，代码，时序，芯片	德州仪器MCU	zrsing 2012-11-30	3 1323	firstblood 2012-11-30 17:57
优化逻辑时序的几个办法---- verilog语言时序，Verilog语言，时钟，A10	FPGA论坛	qingniao966 2012-11-29	1 2538	GoldSunMonkey 2012-11-29 20:23
请教个小问题，关于NAND 和NOR的 NAND ，信号，控制，时序，读写	电子技术交流论坛	21IC578794042 2012-11-29	2 1664	21IC578794042 2012-11-30 11:34
负脉冲问题求助脉冲，CCD ，CD ，时序，sheet	德州仪器模拟论坛	shouai 2012-11-29	1 1313	hawksabre 2012-12-5 19:48
负脉冲求助脉冲，CCD ，CD ，时序，sheet	FPGA论坛	shouai 2012-11-29	2 1501	GoldSunMonkey 2012-11-29 20:24
chipscope抓取信号 ChipScope ，信号，状态机，时序，编译	FPGA论坛	千山万水js 2012-11-28	4 3549	fwfjndx 2014-10-8 11:18
PlanAhead中文视频教程-1－－工具简介 PlanAhead ，视频教程，RTL ，时序，用户界面	FPGA论坛	GoldSunMonkey 2012-11-24	7 2248	billzhou06 2013-12-19 12:46
IXE13.2 怎么进行时序仿真仿真，时序，DDR ，SIM ，布线	FPGA论坛	shiyinjita 2012-11-24	2 1670	GG_GG 2012-11-25 14:11
双时钟域时序约束问题时序，时钟，寄存器，se ，FIFO	FPGA论坛	yangchao1t 2012-11-21	5 3353	GoldSunMonkey 2012-11-22 20:47
求助DDR2 时序仿真问题 DDR ，时序，仿真，ip ，ip核	FPGA论坛	weiwenty 2012-11-21	8 3248	weishukongji 2012-11-28 18:18
MAXII 用MCU在板编程那4个口一定要时序并行吗？ MAXII ，MCU ，时序，编程，TMS	电子技术交流论坛	z_no1 2012-11-19	4 1614	z_no1 2012-11-20 00:03
关于插入CHIPSCOPE带来的时序干扰 ChipScope ，时序，调试	FPGA论坛	CHENBINGSTER 2012-11-18	10 3071	pontiff 2013-1-27 14:43
请问这个时序verilog如何实现 verilog ，时序，AC ，时钟，倍频	FPGA论坛	laihama 2012-11-15	10 2287	xiao6666 2012-11-24 20:27
关于quartus和modelsim时序仿真的问题，请教！仿真，时序，Quartus ，modelsim ，TE	FPGA论坛	catiya 2012-11-14	7 2235	GoldSunMonkey 2012-11-15 21:02
关于quartus和modelsim时序仿真的问题，请教！仿真，时序，Quartus ，modelsim ，TE	EDA 技术	catiya 2012-11-14	3 3216	GoldSunMonkey 2012-11-15 21:05
关于quartus和modelsim时序仿真的问题，请教！仿真，时序，Quartus ，modelsim ，TE	EDA 技术	catiya 2012-11-14	1 1310	forgot 2012-11-15 13:51
关于quartus和modelsim时序仿真的问题，请教！仿真，时序，Quartus ，modelsim ，TE	FPGA论坛	catiya 2012-11-14	1 1325	GoldSunMonkey 2012-11-18 17:25
发帖庆贺下，STM32驱动VGA初步成功 STM32 ，VGA ，时序，代码，点阵	侃单片机论坛	chuming666 2012-11-13	12 10726	nyszx 2014-10-15 16:55
Verilog的两个误区（转载） verilog ，阻塞，阻塞赋值，时序，se	FPGA论坛	gaochy1126 2012-11-12	3 1708	lzmm 2012-11-13 23:39

1 ... 45 46 47 484950 51 52 53 ... 85 / 85 页下一页

扫码关注
21ic 官方微信
扫码关注
嵌入式微处理器
扫码关注
21ic项目外包
扫码关注
21ic视频号
扫码关注
21ic抖音号

京ICP备11013301号

最新发表 / 热门讨论