时序逻辑 标签:

时序逻辑

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
至芯科技zx-2fpga开发板，初学者实践学习之数码管简单评测
数码管 ，FPGA开发板 ，芯科 ，单片机 ，时序逻辑
FPGA论坛 fpgaw 2014-4-23 0 1386 fpgaw 2014-4-23 13:29
明德扬FPGA设计模板分享(1)
FPGA设计 ，模板 ，时序逻辑 ，时序 ，代码
FPGA论坛 xuehua_12 2017-4-26 0 750 xuehua_12 2017-4-26 16:37
利用有限状态机进行复杂时序逻辑的设计
有限状态机 ，时序逻辑 ，nex ，se ，code
FPGA论坛 nan678 2010-8-26 0 2003 nan678 2010-8-26 09:56
FPGA零基础学习：数字电路中的时序逻辑 attach_img
触发 ，时序逻辑 ，FPGA ，学习 ，零基础 ，数字电路
FPGA论坛 FPGA技术江湖 2023-2-22 0 1286 FPGA技术江湖 2023-2-22 17:19
在FPGA中何时用组合逻辑或时序逻辑 attach_img
FPGA ，PGA ，时序 ，时序逻辑 ，BSP
FPGA论坛 FPGA技术江湖 2023-3-6 0 943 FPGA技术江湖 2023-3-6 16:45
单片机与芯片的通信时序图，求解答 attach_img
时序图 ，时序 ，时序逻辑 ，接口时序 ，静态时序分析 ，时序配置
电子技术交流论坛 银尘123 2023-6-2 0 876 银尘123 2023-6-2 16:26
组合逻辑和时序逻辑的关系
时序逻辑 ，TE ，ic ，ge ，ST
EDA 技术 damoyeren 2013-6-27 0 1258 damoyeren 2013-6-27 11:12
求:STC的SPI下发时序逻辑
spi ，stc ，时序逻辑 ，宏晶 ，软件
新手园地 eein 2007-5-26 0 1538 eein 2007-5-26 21:04
关于Verilog中begin···end语句执行顺序
时序逻辑 ，时序 ，阻塞赋值 ，阻塞 ，顺序 ，verilog
EDA 技术 gaochy1126 2023-2-18 0 2424 gaochy1126 2023-2-18 15:45
12