求:STC的SPI下发时序逻辑 | 新手园地 | eein 2007-5-26 | 0 1482 | eein 2007-5-26 21:04 |
---|---|---|---|---|
至芯科技zx-2fpga开发板,初学者实践学习之数码管简单评测 | FPGA论坛 | fpgaw 2014-4-23 | 0 1351 | fpgaw 2014-4-23 13:29 |
明德扬FPGA设计模板分享(1) | FPGA论坛 | xuehua_12 2017-4-26 | 0 747 | xuehua_12 2017-4-26 16:37 |
利用有限状态机进行复杂时序逻辑的设计 | FPGA论坛 | nan678 2010-8-26 | 0 1935 | nan678 2010-8-26 09:56 |
关于Verilog中begin···end语句执行顺序 | EDA 技术 | gaochy1126 2023-2-18 | 0 2423 | gaochy1126 2023-2-18 15:45 |
FPGA零基础学习:数字电路中的时序逻辑 | FPGA论坛 | FPGA技术江湖 2023-2-22 | 0 1273 | FPGA技术江湖 2023-2-22 17:19 |
在FPGA中何时用组合逻辑或时序逻辑 | FPGA论坛 | FPGA技术江湖 2023-3-6 | 0 922 | FPGA技术江湖 2023-3-6 16:45 |
单片机与芯片的通信时序图,求解答 | 电子技术交流论坛 | 银尘123 2023-6-2 | 0 853 | 银尘123 2023-6-2 16:26 |
组合逻辑和时序逻辑的关系 | EDA 技术 | damoyeren 2013-6-27 | 0 1216 | damoyeren 2013-6-27 11:12 |