21ic电子技术开发论坛 HDL 相关帖子
HDL 标签:

HDL

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
EDA技术! 电子技术交流论坛 yuanlicai 2010-10-4 3 2289 pengjiangpeng 2011-4-7 16:47
请教verilog HDL中的双向开关tranif0 FPGA论坛 zhaoyi10 2011-1-18 3 5782 whiteLi 2015-10-18 21:11
怎样在2个脉冲的中间产生一个脉冲 attach_img
脉冲ACHDLVHDLvhdl语言
FPGA论坛 yuzhexian 2015-10-11 3 1208 yuzhexian 2015-10-12 19:28
vhdl语言每句程序耗时是多少? 电子技术交流论坛 amsung 2007-10-2 3 2186 李冬发 2008-7-8 17:28
一个VHDL中整数自加1的问题~
HDLVHDLhd
EDA 技术 lxyscls 2008-3-5 3 3693 lxyscls 2008-3-10 16:45
关于FPGA/CPLD开发语言的问题 FPGA论坛 yfy871216 2010-10-12 3 2599 sinetech 2010-10-12 13:11
数据截位 EDA 技术 上官紫虞 2014-8-12 3 1640 合体后代 2014-9-3 17:37
QuartusII如何把设计导出为verilog HDL源文件 FPGA论坛 mugenwon 2010-4-17 3 3796 vodka 2010-4-17 13:39
FPGA开发板推荐 FPGA论坛 zhangmangui 2014-3-15 3 2284 engelbert 2014-6-25 16:46
基础实验RAM中出现的问题
RAMFPGAPGApcHDL
ZLG w_fpga 2008-2-19 3 1761 w_fpga 2008-2-20 13:17
浅谈hdl可综合问题 FPGA论坛 星星之火红 2012-10-10 3 1482 星星之火红 2012-10-10 17:46
深入浅出FPGA-2-让source insight 支持verilog HDL EDA 技术 GoldSunMonkey 2012-11-5 3 3004 dong_abc 2012-11-7 01:24
XILLINX VIVADO快速上手-HDL流程-内含视频、工程和中文版 attach_img
HDLVivadoCOMevAN
FPGA论坛 18671597159 2020-4-9 3 626 18671597159 2020-4-10 08:43
quartus ii 能生成自己的ip核么? FPGA论坛 sdc666 2011-10-23 3 6441 woshidashitou 2011-10-29 10:56
verilog hdl 编写的传输门
HDL编写verilogIOmodule
ZLG 年轻不在 2010-4-26 3 2897 想实习去 2010-4-27 20:13
请大家帮个忙关于1602的问题 EDA 技术 wujinlunhui 2011-8-22 3 2301 wujinlunhui 2012-3-10 10:46
请教关于FPGA设计输入转化的问题 EDA 技术 东方不败 2008-10-21 3 2214 xlking 2008-10-24 11:52
CPLD 下降沿触发信号 attach_img
CPLD信号触发hdHDL
FPGA论坛 DAEMONS 2017-5-15 2 1150 mcu5i51 2017-5-16 08:35
强烈推荐vs code中一个写HDL的插件
codeHDL状态机TEos
FPGA论坛 一个拥抱 2021-2-26 2 1758 00750 2021-3-2 08:57
应用cordic算法实现atan2功能的VHDL代码 attach_img FPGA论坛 ucx 2022-11-23 2 2475 ucx 2023-3-2 12:06