21ic电子技术开发论坛 › verilog › 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
verilog去除毛刺的方法
ST ，硬件 ，信号 ，ge ，AI ，verilog
EDA 技术 gaochy1126 2023-2-18 0 2347 gaochy1126 2023-2-18 15:39
verilog 中！ 与 ~ 的区别
verilo ，verilog
EDA 技术 gaochy1126 2023-11-30 0 8557 gaochy1126 2023-11-30 20:49
Verilog HDL
verilog ，verilo ，hd ，HDL
EDA 技术 gaochy1126 2024-9-28 0 1654 gaochy1126 2024-9-28 15:59
verilog问题
verilog ，verilo ，仿真 ，软件
电子技术交流论坛 四叶草 2007-6-19 0 1471 四叶草 2007-6-19 11:09
关于Verilog HDL中何时用<=何时用=的问题
HDL ，verilog ，verilo ，hd
EDA 技术 Eiffel.Z 2007-3-26 0 1534 Eiffel.Z 2007-3-26 12:55
Verilog的常数的声明（parameter和define）
parameter ，define ，verilog ，AC ，编译
ZLG 蹦蹦车 2009-3-20 0 2340 蹦蹦车 2009-3-20 10:21
关于FPGA学习的几个问题（转）
FPGA ，verilog ，UART ，仿真 ，Quartus
ZLG FVJFIFE 2012-1-18 0 1339 FVJFIFE 2012-1-18 12:34
请熟悉spectreverilog使用的高手进
ev ，spectre ，verilog ，TI ，代码
模拟技术论坛 beiyang1895 2012-8-28 0 2339 beiyang1895 2012-8-28 13:54
在verilog设计中实例化VHDL单元
VHDL ，verilog ，se ，端口 ，RAM
FPGA论坛 lxAPP 2012-10-9 0 1361 lxAPP 2012-10-9 21:50
有关verilog中使用$readmemh命令介绍
verilog ，readme ，npu ，Input ，sige
FPGA论坛 GoldSunMonkey 2013-5-10 0 2683 GoldSunMonkey 2013-5-10 00:09
vivado 里从哪设置生成ip的语言
Vivado ，ip ，HDL ，RAM ，verilog
FPGA论坛 xjsxjtu 2013-9-7 0 1861 xjsxjtu 2013-9-7 23:23
Verilog不能合成MOS开关门原语 attach_img
verilog ，mos开关 ，Quartus ，quartusII ，UART
FPGA论坛 平漂流 2017-6-3 0 1082 平漂流 2017-6-3 15:59
勇敢的芯伴你玩转Altera FPGA连载4:Verilog与VHDL attach_img
altera ，FPGA ，verilog ，VHDL ，AlteraFPGA
FPGA论坛 rousong1989 2017-9-26 0 771 rousong1989 2017-9-26 21:10
如何编程设计三级流水线，计算样本方差 attach_img
编程 ，AC ，C语言 ，verilog ，编写
电子技术交流论坛 TDJC 2019-5-6 0 585 TDJC 2019-5-6 17:56
用Verilog或VHDL写一段代码,实现消除一个glitch？
verilog ，VHDL ，代码 ，tc
新手园地 一片混沌 2018-9-11 0 131 一片混沌 2018-9-11 12:02
Verilog HDL的基础知识详细概述 attachment
HDL ，基础知识 ，verilog ，仿真 ，EDA
EDA 技术 gaochy1126 2021-2-28 0 608 gaochy1126 2021-2-28 09:51
Verilog HDL和VHDL的区别
HDL ，VHDL ，hd ，verilo ，verilog
EDA 技术 gaochy1126 2023-1-31 0 1570 gaochy1126 2023-1-31 21:03
关于Verilog中begin···end语句执行顺序
时序逻辑 ，时序 ，阻塞赋值 ，阻塞 ，顺序 ，verilog
EDA 技术 gaochy1126 2023-2-18 0 2419 gaochy1126 2023-2-18 15:45
Verilog HDL中位运算符、逻辑运算符和缩减运算符的区别
HDL ，hd ，verilo ，verilog ，位运算
EDA 技术 gaochy1126 2023-11-30 0 8901 gaochy1126 2023-11-30 20:50
谁有开发板。推荐一下
开发板 ，verilog ，代码 ，verilo
创业|外包|承接 fang2001 2008-7-14 0 1713 fang2001 2008-7-14 16:34
1 ...434445464748495051... 57下一页