21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › Verilog小数定标问题
返回列表 发新帖我要提问

Verilog小数定标问题

[复制链接]
1605|0
 楼主| aikimi7 发表于 2012-3-26 10:10 | 显示全部楼层 |阅读模式
verilog, verilo, 代码
Verilog表示小数可采用数的定标来实现。我现在的问题是：
代码里我需要进行数的乘法和加法，所以我把原来8位的输入改为16位输入，即8位表示整数、8位表示小数，现在我想输入还是8位，能不能在代码里添加语句实现16位输入呢？
回复

收藏 举报

相关帖子
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

aikimi7

21

主题

136

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部