21ic电子技术开发论坛 › verilog › 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
谁有开发板。推荐一下
开发板 ，verilog ，代码 ，verilo
创业|外包|承接 fang2001 2008-7-14 0 2455 fang2001 2008-7-14 16:34
Verilog的常数的声明（parameter和define）
parameter ，define ，verilog ，AC ，编译
ZLG 蹦蹦车 2009-3-20 0 2897 蹦蹦车 2009-3-20 10:21
关于FPGA学习的几个问题（转）
FPGA ，verilog ，UART ，仿真 ，Quartus
ZLG FVJFIFE 2012-1-18 0 1937 FVJFIFE 2012-1-18 12:34
请熟悉spectreverilog使用的高手进
ev ，spectre ，verilog ，TI ，代码
模拟技术论坛 beiyang1895 2012-8-28 0 2901 beiyang1895 2012-8-28 13:54
在verilog设计中实例化VHDL单元
VHDL ，verilog ，se ，端口 ，RAM
FPGA论坛 lxAPP 2012-10-9 0 1715 lxAPP 2012-10-9 21:50
有关verilog中使用$readmemh命令介绍
verilog ，readme ，npu ，Input ，sige
FPGA论坛 GoldSunMonkey 2013-5-10 0 3135 GoldSunMonkey 2013-5-10 00:09
vivado 里从哪设置生成ip的语言
Vivado ，ip ，HDL ，RAM ，verilog
FPGA论坛 xjsxjtu 2013-9-7 0 2095 xjsxjtu 2013-9-7 23:23
如何编程设计三级流水线，计算样本方差 attach_img
编程 ，AC ，C语言 ，verilog ，编写
电子技术交流论坛 TDJC 2019-5-6 0 690 TDJC 2019-5-6 17:56
用Verilog或VHDL写一段代码,实现消除一个glitch？
verilog ，VHDL ，代码 ，tc
新手园地 一片混沌 2018-9-11 0 222 一片混沌 2018-9-11 12:02
Verilog HDL的基础知识详细概述 attachment
HDL ，基础知识 ，verilog ，仿真 ，EDA
EDA 技术 gaochy1126 2021-2-28 0 924 gaochy1126 2021-2-28 09:51
Verilog HDL和VHDL的区别
HDL ，VHDL ，hd ，verilo ，verilog
EDA 技术 gaochy1126 2023-1-31 0 1903 gaochy1126 2023-1-31 21:03
关于Verilog中begin···end语句执行顺序
时序逻辑 ，时序 ，阻塞赋值 ，阻塞 ，顺序 ，verilog
EDA 技术 gaochy1126 2023-2-18 0 2624 gaochy1126 2023-2-18 15:45
Verilog HDL中位运算符、逻辑运算符和缩减运算符的区别
HDL ，hd ，verilo ，verilog ，位运算
EDA 技术 gaochy1126 2023-11-30 0 11788 gaochy1126 2023-11-30 20:50
Verilog学习经验分享
电路 ，经验分享 ，学习 ，verilog ，verilo
EDA 技术 gaochy1126 2024-9-28 0 10118 gaochy1126 2024-9-28 16:00
非阻塞赋值
阻塞 ，阻塞赋值 ，verilo ，verilog
EDA 技术 gaochy1126 2024-11-30 0 8597 gaochy1126 2024-11-30 21:30
Verilog典型电路设计 attachment
verilo ，verilog ，电路 ，电路设计
EDA 技术 gaochy1126 2025-5-31 0 3317 gaochy1126 2025-5-31 16:15
verilog HDL ，太离谱了
verilog ，HDL ，FIR ，ADDR ，address
EDA 技术 binphy 2007-8-26 0 2350 binphy 2007-8-26 20:11
各位大师，请问怎么把verilog网表转成schematic?
schematic ，verilog ，verilo ，TI ，ic
EDA 技术 alexandery 2008-1-31 0 4513 alexandery 2008-1-31 10:53
Verilog不能合成MOS开关门原语 attach_img
verilog ，mos开关 ，Quartus ，quartusII ，UART
FPGA论坛 平漂流 2017-6-3 0 1254 平漂流 2017-6-3 15:59
勇敢的芯伴你玩转Altera FPGA连载4:Verilog与VHDL attach_img
altera ，FPGA ，verilog ，VHDL ，AlteraFPGA
FPGA论坛 rousong1989 2017-9-26 0 924 rousong1989 2017-9-26 21:10
1 ...444546474849505152... 58下一页