21ic电子技术开发论坛 › verilog › 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
VERILOG重点解析
verilo ，verilog
EDA 技术 gaochy1126 2023-5-29 0 9761 gaochy1126 2023-5-29 16:13
ALWAYS语句
电路 ，verilog ，verilo ，组合 ，代码 ，综合
EDA 技术 gaochy1126 2023-5-29 0 9576 gaochy1126 2023-5-29 16:12
FUNCTION —— VERILOG的函数
IO ，TI ，function ，verilo ，verilog
EDA 技术 gaochy1126 2023-5-29 0 9787 gaochy1126 2023-5-29 16:09
VERILOG常见的误区
verilo ，verilog
EDA 技术 gaochy1126 2023-5-29 15 10258 gaochy1126 2023-5-29 16:58
VERILOG语法之GENERATE
Gen ，TE ，ge ，verilo ，verilog
EDA 技术 gaochy1126 2023-5-29 12 10000 gaochy1126 2023-5-29 17:04
VERILOG寄存器
verilo ，verilog ，寄存器
EDA 技术 gaochy1126 2023-5-29 1 9510 gaochy1126 2023-5-29 14:58
VERILOG实现异步FIFO
FIFO ，verilo ，verilog ，异步 ，异步FIFO
EDA 技术 gaochy1126 2023-5-29 1 9593 gaochy1126 2023-5-29 14:55
VERILOG分配语句
verilo ，verilog
EDA 技术 gaochy1126 2023-5-29 1 9408 gaochy1126 2023-5-29 14:53
Verilog设计的可综合性与问题分析
verilo ，verilog
EDA 技术 gaochy1126 2023-5-29 3 9584 gaochy1126 2023-5-29 14:49
VERILOG实现串口传输UART
UART ，verilo ，verilog ，串口 ，串口传输
EDA 技术 gaochy1126 2023-5-29 16 10199 gaochy1126 2023-5-29 17:02
VERILOG 除法器
verilo ，verilog ，除法器
EDA 技术 gaochy1126 2023-5-29 0 9363 gaochy1126 2023-5-29 14:40
VERILOG基础知识
verilo ，verilog ，基础知识
EDA 技术 gaochy1126 2023-5-29 3 8761 gaochy1126 2023-5-29 14:38
verilog的signed类型有哪些?
verilo ，verilog
EDA 技术 gaochy1126 2023-5-29 1 8091 gaochy1126 2023-5-29 14:35
VERILOG 可综合和不可综合的理解 attach_img
verilo ，verilog
EDA 技术 gaochy1126 2023-5-29 0 8313 gaochy1126 2023-5-29 14:32
夏宇闻老师书第9章例9.4的问题 attach_img
verilo ，verilog ，仿真 ，数字系统 ，数字系统设计
FPGA论坛 比神乐 2023-3-21 6 1109 比神乐 2023-3-22 10:14
Verilog中wire与reg类型学习
Wire ，verilo ，verilog
EDA 技术 gaochy1126 2023-3-18 0 8283 gaochy1126 2023-3-18 12:56
Verilog基本语法之wire和reg
Wire ，verilo ，verilog
EDA 技术 gaochy1126 2023-3-18 0 8364 gaochy1126 2023-3-18 12:55
Quartus II 中 Verilog 常见警告/错误汇总
Quartus ，UART ，verilo ，verilog
EDA 技术 gaochy1126 2023-2-28 1 6509 gaochy1126 2023-2-28 22:34
Verilog自学 attach_img
时序 ，触发器 ，AC ，触发 ，verilog ，自学
EDA 技术 gaochy1126 2023-2-18 0 2721 gaochy1126 2023-2-18 15:50
Verilog中begin...end和fork....join的区别和用法
TEST ，Wire ，Input ，npu ，verilog ，FOR
EDA 技术 gaochy1126 2023-2-18 12 3543 gaochy1126 2023-2-28 22:13
12345678910... 56下一页