FPGA 选型
2015-7-20 09:13
- FPGA论坛
- 3
- 985
K7
求助：pcie核综合报错
2015-10-9 15:12
- FPGA论坛
- 6
- 2201
simulation下都是仿真文件
如何同时使用上升沿和下降沿！？
2013-1-31 10:31
- FPGA论坛
- 5
- 2616
时钟倍频后使用上升沿
PIC单片机如何配制FPGA
2013-1-29 00:20
- FPGA论坛
- 1
- 1872
SPI
MCB中的数据分配
2013-1-30 20:03
- FPGA论坛
- 8
- 2246
高位在先还是低位在先都无所谓的，反正你是直接操作32位。
能否在DCM输入频率变化的情况下，其输出频率不变
2013-1-29 14:16
- FPGA论坛
- 6
- 1955
不行
时钟问题
2013-2-25 22:46
- FPGA论坛
- 10
- 2317
仿真？
IN_TERM是端接电阻？
2013-1-29 11:12
- FPGA论坛
- 4
- 1732
是的
FPGA如何接收LVDS信号
2013-1-24 17:40
- FPGA论坛
- 7
- 3552
xilinx有相应的参考设计，S6是XAPP1064，S3是XAPP485，没记错吧
求xapp1123的设计文件
2012-11-8 21:49
- FPGA论坛
- 10
- 2773
这个需要申请。。。
http://www.xilinx.com/esp/wireless/refdes_listing.htm
Spartan6 PCI IP使用的问题。
2012-12-21 12:00
- FPGA论坛
- 8
- 3252
在S6的管脚名中有这两个信号的定义。
sata
2013-4-10 11:06
- FPGA论坛
- 7
- 2146
估计是协议上的事
怎样查找Xilinx的资料
2012-11-8 13:00
- FPGA论坛
- 16
- 2706
Xilinx DocNav强烈推荐
FPGA v6 ml605的IO最大输出电压是多少
2012-11-8 10:11
- FPGA论坛
- 3
- 2586
V6不支持3.3V
求助：为什么 CHIPSCOPE 对一些信号抓不到？？
2012-11-8 10:02
- FPGA论坛
- 15
- 5800
(*KEEP = "True"*) wire a;
MIg生成ddr2时序约束问题
2015-11-2 18:32
- FPGA论坛
- 38
- 10534
可以用PLL输出的频率做约束
spartan6需要什么配置芯片呢？
2012-8-23 10:35
- FPGA论坛
- 6
- 5311
看UG386了，配置芯片可以选winbond的W25Q
疯狂的ISE软件，崩溃了
2012-11-15 09:25
- FPGA论坛
- 23
- 4084
尽量用一个版本
想问下各位大神，如何将八位的数据，分成高四位和第四位进行赋值呢
2013-1-29 00:04
- FPGA论坛
- 2
- 1778
分别赋值就是了
请问，到哪里能下载 ISE 11.5的版本？谢谢
2013-2-1 13:53
- FPGA论坛
- 6
- 3091
http://xilinx.com/support/download/index.htm
2
3
近期访客