单片机读写SD卡 模块 支持FAT32 UART接口 .TXT文件
2013-3-21 21:34
- FPGA论坛
- 2
- 2281
......
新人请教verilog HDL的延时问题。
2013-3-24 21:52
- FPGA论坛
- 17
- 3256
......
看到一个题，数据在时钟上升沿变化 检测这个数据的方法
2013-3-23 22:59
- FPGA论坛
- 12
- 4166
楼上分析的很对，顶一个，
内部的，直接上升沿，做周期约束就可以保证时序
端口的，需从系统级分析时序， ...
呃 求个.EDU email
2013-3-21 09:01
- FPGA论坛
- 25
- 3033
......
请问ISE调用Modelsim仿真时的时间精度timescale设置问题
2013-3-21 21:23
- FPGA论坛
- 10
- 10293
1ps/1ns
Xilinx器件的LVDS引脚分配问题
2013-3-21 21:42
- FPGA论坛
- 10
- 5384
呵呵，
忙算法，多天线合并的算法老板不是太满意，前些日子天天催死我们了，今天才好点，忙里偷闲上来转转，
呵 ...
......
恩，嘻嘻，是的，只需同一对lvds在相同bank，并且用同一对的lvds的IO就可以了 ...
数字示波器中如何做时基处理
2013-3-19 22:52
- FPGA论坛
- 18
- 2891
......
AVERLOGIC AL240与NXP SAA7113的基本比较
2013-3-19 22:36
- FPGA论坛
- 4
- 1905
......
`define和parameter有什么区别么，求解
2013-3-10 15:54
- FPGA论坛
- 9
- 3206
:)
敢问既然一个assign c=a*b就能解决乘法器
2013-3-14 20:02
- FPGA论坛
- 16
- 2472
性能呢？
不单单是功能的问题，
跟建立时间和保持时间有关系吗
2013-3-7 15:04
- FPGA论坛
- 17
- 2765
......
除了上面 resxpl说的外，可能还有以下问题：
楼主，要计的异步脉冲有多长时间？
异步脉冲的长度是不是精确 ...
请问ISE综合之后的资源问题
2013-3-6 09:43
- FPGA论坛
- 11
- 2952
Place&Route后的报告
综合后报告不是最终报告
Place&Route后报告才是最终报告
你说的这个情况是存在的，这和xilinx芯片本身有关 ...
北京求FPGA设计兼职，不要钱，只想积累经验，提高水平。。
2013-3-18 16:55
- FPGA论坛
- 40
- 5906
奇怪的想法，干吗非要别人给项目做，
完全可以自已找方向，找目标去做， ...
cyclone4对仿真器有要求吗
2013-2-27 16:06
- FPGA论坛
- 7
- 2097
30块钱的也敢买啊，呵呵，
1，查查自己的电路
2，用这个下载器试试别的板子 ...
2
3
近期访客