FPGA如何学习，都需要哪些方面的知识？
2013-5-14 16:09
- FPGA论坛
- 35
- 3891
能熟练做到上面几点，就相当不错了，余下的就是实战了
1，HDL语言
2，FPGA结构
3，软件的使用
4，时序方面知识
5，项目背景知识
贴出一段Verilog的程序，请教~
2013-5-13 20:52
- FPGA论坛
- 13
- 2263
敏感变量列表中有三个沿，用的是哪家芯片，X or A or L?
always@(posedge clk_1mhz or posedge rst or posedge sw)
只看到上面这一句，下面没细看，问下你这个程序 ...
硕士论文
2013-5-8 21:19
- FPGA论坛
- 21
- 3222
恩，呵呵，
没有特别忙啥，在回顾之前做的一些东东。
:)
......
求问：目前fpga最高时钟逻辑可以达到多高？
2013-10-21 22:33
- FPGA论坛
- 29
- 9392
:)
:)
看设计人员的设计
板子下载失败：The idcode read from the device does not match the idcode
2018-1-29 22:41
- FPGA论坛
- 38
- 16482
:)
GSM教你使用ISE将未使用的管脚变成高阻态( 完成)
2019-10-6 17:48
- FPGA论坛
- 110
- 31172
......
FPGA LVDS 输入悬空的时候状态变化问题求解
2013-5-9 23:36
- FPGA论坛
- 17
- 4123
:)
FPGA给AD配置寄存器
2017-7-4 19:57
- FPGA论坛
- 29
- 6417
:)
AD输出时有时无。
2013-5-4 23:22
- FPGA论坛
- 10
- 3159
是指sdi这个信号？
时有时无？
这是串行输入，如输入的是10000000001 或11111110011010101
必然存在长时间 ...
这用的always，好吗？
2013-4-28 14:24
- FPGA论坛
- 7
- 1927
:)
2楼正解。
分频得到的时钟会有一些问题，但如果分频想要的时钟为几M以下的时钟，或低与PLL DCM这些专用时钟 ...
ISE iMPACT 13 没有Direct SPI 下载
2013-5-14 16:13
- FPGA论坛
- 8
- 3769
FPGA上面那个spi flash，
然后添加.mcs，选择spi的速率x1 x2 x4等，就可以了
时钟问题
2013-4-27 16:22
- FPGA论坛
- 8
- 2133
对，计数分频会存在不少问题。
发现签到系统的一个Bug
2013-5-7 18:23
- 21ic投诉|建议|站务
- 3
- 1850
:)
2
3
近期访客