国产FPGA——Agate logic & Cwitch
2012-2-19 14:20
- FPGA论坛
- 26
- 8230
是一些老的CPLD吧？
DCM不工作
2011-9-27 14:17
- FPGA论坛
- 12
- 3433
“chipscope仿真”是指调试吧？
“DCM却不工作”是什么意思？能描述以下现象吗？ ...
对时序很好奇
2011-9-14 21:38
- FPGA论坛
- 7
- 2503
数字电路和模拟电路
时钟问题
2011-9-30 08:42
- FPGA论坛
- 5
- 2661
某个时钟信号（WR_CLK）是从普通管脚接入的，经过普通的布线资源后到达一个BUFG，这条线路上的延迟比较大， ...
利用D触发器检测上升沿？
2011-9-15 13:02
- FPGA论坛
- 8
- 3958
信号不能接时钟，接reset
FPGA--SD卡开发难度
2011-12-4 14:59
- FPGA论坛
- 13
- 5332
数字菜鸟就不要用FPGA了。。。
仅供参考
关于Clocking Wizzard的一个问题，设定输出与实际不符
2011-9-23 20:48
- FPGA论坛
- 16
- 3985
嗯，Hardware thinking对绝大多数人来说还只是停留在嘴上，只有吃了苦头才会理解，好在亡羊补牢，为时未 ...
这个不知道算不算牛人
2011-9-29 09:15
- FPGA论坛
- 16
- 3091
算“吹牛人”吧
大家谈谈和FPGA的第一次亲密接触吧
2011-11-2 18:59
- FPGA论坛
- 34
- 4921
陈栋好像后来去Synopsys了，再后来就不知道了
关于timing那些事—谨以此文献给赛灵思FPGA世界周年
2011-10-17 13:19
- FPGA论坛
- 28
- 5027
牵一发而动全身，所以做位置约束必须考虑相关资源的使用情况，如果是上面的问题可以考虑C和F的具体情况另 ...
这个简单，加位置约束来搞定，但要注意对其他资源的影响
这种情况还要具体分析一下，是时钟期望很高，还是逻辑设计不合理造成延时太长？一般而言逻辑设计不合理这 ...
只要时时序路径（水路）的概念建立起来了，基本上STA就只剩下具体的计算问题了，纯粹的体力活:( ...
有什么心得体会也一起分享一下吧
沉得好快啊，貌似大家对timing不太感兴趣:(
请教在FPGA设计中为什么多采用D触发器的结构
2013-2-22 15:19
- FPGA论坛
- 19
- 5581
在时序电路、ASIC设计、PLD设计里，DFF都是默认的同步时序触发原件，只有在异步系统才会考虑其他的实现形式 ...
看一下数据手册，看看底层架构，FPGA其实就是把时序逻辑用LUT+DFF实现了
[周年献礼] 我和Xilinx不解的情缘（之Oxygen版）
2011-11-8 12:29
- FPGA论坛
- 34
- 4998
呵呵，X粉丝大集合啊
急急急
2011-10-18 14:14
- FPGA论坛
- 7
- 2675
软核吗？最简单的方式就是GPIO
请教cpld的 逻辑单元电路能不能跑150mHz以上
2011-11-5 21:26
- FPGA论坛
- 3
- 2164
看具体器件
2
3
近期访客