测试用的
2009-7-5 13:07
- 新手园地
- 5
- 1911
特斯他
特斯他
特斯他
特斯他
特斯他
这是多少年的**阿？
2009-8-26 09:45
- 新手园地
- 22
- 4846
......
这个Warning怎么消除啊?
2009-9-28 22:51
- EDA 技术
- 7
- 3250
不看源文件也行的啦
请问SDRAM控制器设计
2009-7-16 21:37
- EDA 技术
- 6
- 2810
test
载下来自己学习就够了
基于FPGA的FFT算法
2011-8-17 16:20
- EDA 技术
- 4
- 2959
好好找找
actel编译器报错，altera的正常
2011-11-10 11:16
- EDA 技术
- 9
- 4277
缺省的是95版语法，你得告诉它你用2001。
设计数字PWM波形产生器
2009-7-18 22:20
- EDA 技术
- 1
- 2490
一个pwm有那么复杂吗？签名里有博客地址
21IC 博客 怎么不能改模板了？？？？
2009-7-3 16:07
- 21ic投诉|建议|站务
- 3
- 2550
我添了含脚本的代码，保存后被自动过滤掉了，添不上去。
有个小建议
2009-7-5 18:33
- 21ic投诉|建议|站务
- 5
- 2110
凭什么不让发贴？如果不让发贴，就不要让它通过注册。很简单的事情啊， 譬如匿名让发贴不？ ...
在笔记和社区里怎么上传图片啊！
2009-7-3 16:18
- 21ic投诉|建议|站务
- 1
- 2101
你用的是什么浏览器？反正我用firefox好多功能不让用
关于VHDL编写的乘法器的问题
2009-10-25 10:35
- ZLG
- 7
- 2843
首先，temp应该是temp ：=
FPGA上面可以跑操作系统不？
2009-7-3 16:42
- ZLG
- 12
- 6690
但里面要有cpu，mcu也行。如51，arm，mips，ppc等等
请问在FPGA内如何实现延时呢？
2009-7-3 16:31
- ZLG
- 8
- 3554
那应该多学习，至少很多低级的最最基本的问题可以不问了。
标准的verilog语法，难道我写错了？？
2009-7-3 16:25
- ZLG
- 3
- 2298
verilog语言好多版本的 数组应该是2001版的 好多工具要自己指定2001版 ...
不能直接对输出信号赋值吗？要用一个变量过渡一下啊？
2009-8-16 15:56
- ZLG
- 2
- 2363
fpga_cs会被综合掉，不存在了，跟直接对输出赋值是一模一样的。
2
3
近期访客