菜鸟XILINX FIFO ipcore问题求助啊
2012-6-19 14:42
- FPGA论坛
- 11
- 3997
按你所说的，延时了一会在读，果然就没问题了。又学习到了哈
非常感谢你及上面几位大侠们哈 ...
我其实就是按你说的写的啊，写完四个以后才开始读的啊，WR_ALLOW,RD_ALLOW 是读写使能信号啊，那个rd_dat ...
写同意WR_ALLOW四个时钟周期有效啊，写了四个数据，所以wr_counter才加到4的嘛
Verilog读取文本文件的问题
2012-5-30 10:20
- FPGA论坛
- 8
- 9484
查了下资料，$feof()有这么一句说明
Fileio supports $feof which V2K does not. Some functions such a ...
谢谢猴哥，我在慢慢摸索下哈
肯定不是空的哈
如何知道FIFO中当前存有一个数据
2014-3-20 08:47
- FPGA论坛
- 7
- 3789
貌似FIFO的IPcore里面有个可选的wr_data_count，rd_data_count端口，可以知道写了多少个数，读了多少个数据 ...
GSM和大家一起学习Verilog HDL
2012-4-20 17:04
- FPGA论坛
- 38
- 5226
一起学习哈，支持下猴哥哈
如何写testbench里不规则激励信号
2012-5-2 12:19
- FPGA论坛
- 11
- 3938
貌似用random命令可以差生需要的随机数哈
data={$random} %256;
data的范围就是0-255范围内的随机数 ...
Virtex6的MMCM问题
2011-12-28 22:53
- FPGA论坛
- 15
- 4749
恩，知道了，谢谢哈，能贴一下UCF吗？
我这真不行，不是我没试啊，不过还是非常感谢你哈
我知道，这个确实是我粗心哈，但这不是问题的关键啊，改了以后还是会提示上面的错误啊， ...
5# GoldSunMonkey
恩，稍等哈，再指点一下哈，麻烦了
我用Planahead分配管脚也是那样的写法啊？按照你的那份planahead的教程来的啊
哦，谢谢指导哈
clock_dedicated_route？
2011-12-18 21:58
- FPGA论坛
- 13
- 12895
:)
推荐一本书。。。
2013-10-13 23:25
- FPGA论坛
- 144
- 21480
谢谢分享啊，看看啊:)
征集人 一起学FPGA
2012-3-13 09:55
- FPGA论坛
- 18
- 5557
初学者，QQ396063043
找人一起学FPGA
2012-2-28 18:03
- FPGA论坛
- 108
- 12474
恩，我也有兴趣哈，一起学习
fpga很有价值的27实例
2012-4-4 09:18
- FPGA论坛
- 85
- 9869
谢谢楼主啊
2
3
近期访客