八位二进制加十位二进制
2011-7-5 19:27
- FPGA论坛
- 2
- 2382
verilog里头，“＋”总会用吧。
不过结果要定义成11bit的。
altium画的图能否转成protel,进行一下修改？
2011-7-11 19:43
- PCB技术
- 4
- 2765
可以转，不过要注意转成protel格式的时候，有些protel不支持的属性可能会丢失。 ...
新人百问，求指点，求板砖，我好盖长城。
2018-7-19 13:17
- PCB技术
- 22
- 4940
你这个布局啊，实在是太差了。
基本上布局的好坏决定了一块儿电路板布线的性能和难度。
首先根据信号的走向 ...
求TQFP100封装
2011-7-28 13:20
- PCB技术
- 5
- 5555
画不对就使劲画，这个是做PCB最基本的要求了。
关于FLASH存储器与ARM的布局
2011-9-11 11:32
- PCB技术
- 10
- 3102
flash的走线基本上问题不大吧。
pcb设计问题
2011-9-29 09:56
- PCB技术
- 7
- 2939
看精度要求了，然后就是PCB布局，走线的设计。
mm与mil的计算工具,方便大家
2013-8-14 08:57
- PCB技术
- 19
- 8592
严重不同意之前，你自己得先算好了。
11# zifaing
要经常在两个单位之间转换的话，要达到下面的境界：看到mil的数值，心中就有mm的尺寸概念，反之也成立
就如 ...
一个简单的VerilogHDL程序仿真波形出错，求解！
2011-8-19 23:58
- FPGA论坛
- 5
- 2202
rst 低电平有效
always @(posedge clk or negedge rst)
begin
if(~rst)
out
我是不赞成电工接私活的，要接也要这样接。。。
2011-9-1 14:14
- 创业|外包|承接
- 35
- 16510
其实接活就看个人所处环境和期望了。
原来平均一个小时挣30,50的活也接过，但现在低于150的都会拒绝。 ...
画板有个问题请教大家
2011-9-1 15:01
- PCB技术
- 5
- 2546
习惯而已
FPGA计数器的问题
2011-9-6 15:10
- FPGA论坛
- 11
- 5368
写verilog，对于楼主的程序，一定要注意：
是不是可综合的。
DFF是不是有复位信号。 ...
晒晒刚画好的板子
2011-9-15 14:31
- PCB技术
- 32
- 5140
布局可以再做些调整，细节的地方需要加强
请教CPLD的问题
2011-9-14 21:03
- FPGA论坛
- 6
- 2841
你写的代码是不可以综合的。
不知道你用的编译器会把这个代码综合成什么样子，出来的波形，要么是干扰，要 ...
verilog 某处多一个if语句便运行不正常的问题
2011-9-26 13:24
- FPGA论坛
- 6
- 3660
一般情况下，在使用if语句的时候，要补全else，否则，编译器会综合出latch而不是DFF。 ...
请教：从altium中转换成protel格式的pcb,铺铜没有了？
2011-9-15 09:03
- PCB技术
- 3
- 6317
altium 新增加了一些特性是protel99不具备的，所以会出现上述的情况，可以在99se中重新覆铜 ...
如何让板能迅速的掉下来紧急外包
2011-10-6 20:04
- 创业|外包|承接
- 24
- 5759
的确很深奥
弄了快两月，实在弄不出来，时序还是资源还是其他问题。
2014-4-8 14:11
- FPGA论坛
- 6
- 3607
仅靠这点信息没办法分析的。至少要给出系统的结构，信号的传输模式等
请教个小问题
2011-9-21 08:47
- PCB技术
- 12
- 2904
只要引脚大小，间距等尺寸相同，且又不考虑器件高度的话，封装是可以互换的。
封装的名字没有什么特别神秘 ...
Altium Designer导入Allegro电路板（后缀brd ）的诸多问题
2014-11-14 14:35
- PCB技术
- 10
- 13293
ad导入allegro的的确有很多问题。特别是PCB库，转的乱七八糟，都得自己再修改了用。 ...
2
3
近期访客