fpga如何实现浮点指数运算？
2013-12-15 16:10
- FPGA论坛
- 5
- 6795
不是啊，我记得我应该做过指数的运算的，原理都是一样的吧。
modelsim 二分频出问题了
2013-12-10 10:34
- FPGA论坛
- 7
- 1539
为什么要在testbench里给啊？
SPARTAN-6的clocking wizard输入用普通IO管脚怎么设置
2013-12-24 14:13
- FPGA论坛
- 3
- 1931
应该可以的，只是时钟质量差一点。
spartan-6 下板出错求助
2013-12-24 09:09
- FPGA论坛
- 2
- 1203
什么错误？定义了result是8bit的？
V5使用ISERDES，MAP时出错
2013-12-23 15:57
- FPGA论坛
- 2
- 1246
是不是因为你的IOB和ILOGIC的位置不对应啊？
为什么不能赋值
2013-12-28 17:08
- FPGA论坛
- 5
- 1521
复位信号没有拉低吧？
FPGA资源不够用了，请教做优化
2013-12-28 14:28
- FPGA论坛
- 6
- 2148
私信给你了
顺便结贴送分哦
多谢:D
使用7A100T
优化前布线结果后的资源：FF 64 ， LUT 103
优化后布线结果后的资源：FF 42 ， LUT 70
我可以说 ...
这才使用多少的LE啊？在设计中不算多了。
不过还是有可优化的空间的。
使用什么器件，可以先把资源结果贴图上来
关于用FPGA实现PWM延迟（死区）的verilog hdl程序请指正
2015-4-11 22:01
- FPGA论坛
- 6
- 6626
方案二的代码明显的时序没有对应上。在延迟的期间里会有多个错误的高电平输出的。
对于方案一，是需要40个 ...
3.3V ARM配置2.5V 的cyclon4有没有问题？
2014-1-8 15:22
- FPGA论坛
- 6
- 1636
直接连肯定不行的。需要进行电平转换成一样的吧。
fpga ddr2 初始化异常
2014-5-11 16:56
- FPGA论坛
- 3
- 1868
DDR初始化只与时钟和复位信号相关。你可以先重点排查这块，应该和输出的时序不过关系不大 ...
Xillinx FPGA工作一段时间损坏
2024-7-21 18:46
- FPGA论坛
- 6
- 13305
过热？掉电？
xilinx spartan6做一个摄像头显示的问题
2014-3-7 08:36
- FPGA论坛
- 2
- 1140
是不是时序有问题啊？
请教：液晶电视显示屏做个简单的显示屏。如何？
2014-9-29 14:00
- DIY讨论区
- 1
- 1545
家里有个液晶电视坏了，屏应该是好的。卖不了几个钱，索性自己做个简单的显示屏，可以连上看看电视剧什么的 ...
quartus ii编译完后提示的警告数量和下面显示的警告数量不同
2014-3-7 08:24
- FPGA论坛
- 1
- 1107
FPGA 程序时好时坏，求原因ORZ
2014-3-7 12:22
- FPGA论坛
- 2
- 1057
关于FPGA和DSP的速度。
2014-3-13 10:09
- FPGA论坛
- 2
- 1569
提问 仿真时outs和hex没有信号
2014-3-14 19:24
- FPGA论坛
- 7
- 1490
2
3
近期访客