发新帖我要提问
返回列表
打印
[FPGA]

Cyclone_IV_器件中的时钟网络与PLL

[复制链接]
1988|0
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
gaochy1126|  楼主 | 2021-4-30 16:48 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
cyclone, PLL, 器件, 时钟, 网络, AC
Cyclone_IV_器件中的时钟网络与PLL.pdf                     

介绍了 Cyclone® IV 器件系列中具有高级特性的层次时钟网络与锁相环 (PLL)， 包括了实时重配置 PLL 计数器时钟频率和相移功能的详尽说明，这些功能使您能够扫 描 PLL 输出频率，以及动态调整输出时钟相移。
Cyclone_IV_器件中的时钟网络与PLL.pdf (1.5 MB)

使用特权

评论回复 赏

相关下载

相关帖子

返回列表
发新帖 我要提问
高级模式
B Color Image Link Quote Code 收费 Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

gaochy1126
个人签名：这个社会混好的两种人：一是有权有势，二是没脸没皮的。

1025

主题

11271

帖子

25

粉丝