21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › found ‘0‘ definitions of operator “+“
返回列表 发新帖我要提问

[Verilog HDL] found ‘0‘ definitions of operator “+“

[复制链接]
1107|1
 楼主| gaochy1126 发表于 2021-3-25 21:14 | 显示全部楼层 |阅读模式
AC, IO, DEFINITIONS, ST, logic, ic
VHDL编程中遇到该错误：
found ‘0’ definitions of operator “+”, cannot determine exact overloaded matching definition for “+”
原因：
可能是没有引入STD_LOGIC_UNSIGNED程序包
解决：
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;


回复

收藏 举报

相关帖子
 楼主| gaochy1126 发表于 2021-3-25 21:17 | 显示全部楼层
can't determine definition of operator ""/"" -- found 0 possible definitions
要么没有除法，要么你没调用包含除法的库
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

gaochy1126
个人签名：这个社会混好的两种人：一是有权有势，二是没脸没皮的。

1205

主题

11937

帖子

26

粉丝
快速回复 在线客服 返回列表 返回顶部