21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › Verilog的边沿检测
返回列表 发新帖我要提问

[Verilog HDL] Verilog的边沿检测

[复制链接]
655|32
gaochy1126 发表于 2025-9-28 17:32 | 显示全部楼层 |阅读模式
RTL, verilog, 信号, 寄存器, 电路, 电路图

边沿检测的波形示意图


Verilog 设计过程边沿检测主要是使用寄存器对信号寄存然后根据2个时刻的值进行判断

RTL试图
经过综合后的电路图如上图所示，可以根据上升，或者下降沿的信号变化来进行判断。
回复

收藏 举报

相关帖子
ingramward 发表于 2025-9-28 19:02 来自手机 | 显示全部楼层
内容还是非常丰富的                                 
回复

收藏 举报

评论

gaochy1126
赞一个  发表于 2025-9-28 19:44
wangdezhi 发表于 2025-9-28 19:03 来自手机 | 显示全部楼层
谢谢你共享的资料!!                                 
回复

收藏 举报

评论

gaochy1126
赞一个  发表于 2025-9-28 19:44
backlugin 发表于 2025-9-28 19:03 来自手机 | 显示全部楼层
资料够全的，多谢分享                                 
回复

收藏 举报

评论

gaochy1126
赞一个  发表于 2025-9-28 19:44
timfordlare 发表于 2025-9-28 19:04 来自手机 | 显示全部楼层
以后学习就方便了                                 
回复

收藏 举报

评论

gaochy1126
赞一个  发表于 2025-9-28 19:44
uptown 发表于 2025-9-28 19:04 来自手机 | 显示全部楼层
资料很实用，谢谢楼主！                                 
回复

收藏 举报

评论

gaochy1126
赞一个  发表于 2025-9-28 19:44
eefas 发表于 2025-9-28 19:05 来自手机 | 显示全部楼层
资料很好。谢谢楼主！                                 
回复

收藏 举报

评论

gaochy1126
赞一个  发表于 2025-9-28 19:44
benjaminka 发表于 2025-9-28 19:05 来自手机 | 显示全部楼层
以后多交流交流                  
回复

收藏 举报

评论

gaochy1126
赞一个  发表于 2025-9-28 19:44
bartonalfred 发表于 2025-9-28 19:06 来自手机 | 显示全部楼层
楼主太好了，非常感谢            
回复

收藏 举报

评论

gaochy1126
赞一个  发表于 2025-9-28 19:45
loutin 发表于 2025-9-28 19:06 来自手机 | 显示全部楼层
正准备学习的朋友推荐下载。                                 
回复

收藏 举报

评论

gaochy1126
赞一个  发表于 2025-9-28 19:45
youtome 发表于 2025-9-28 19:07 来自手机 | 显示全部楼层
资料还是相当全面的，开发板也不错                                 
回复

收藏 举报

评论

gaochy1126
赞一个  发表于 2025-9-28 19:45
jkl21 发表于 2025-9-28 19:07 来自手机 | 显示全部楼层
楼主太好了，非常感谢            
回复

收藏 举报

评论

gaochy1126
赞一个  发表于 2025-9-28 19:45
 楼主| gaochy1126 发表于 2025-9-28 19:38 | 显示全部楼层
对于跨时钟域信号，必须通过两级触发器（打两拍）消除亚稳态风险，首拍用于同步，次拍用于边沿判断
回复

收藏 举报

评论

gaochy1126
赞一个  发表于 2025-9-28 19:45
 楼主| gaochy1126 发表于 2025-9-28 19:39 | 显示全部楼层
基准时钟频率需至少为被检测信号最高频率的2倍，否则可能漏检快速变化的边沿
回复

收藏 举报

评论

gaochy1126
赞一个  发表于 2025-9-28 19:45
 楼主| gaochy1126 发表于 2025-9-28 19:39 | 显示全部楼层
若输入信号频率可能高于系统时钟，需采用异步边沿检测         
回复

收藏 举报

评论

gaochy1126
赞一个  发表于 2025-9-28 19:45
 楼主| gaochy1126 发表于 2025-9-28 19:39 | 显示全部楼层
针对按键等易抖动的信号，需结合消抖电路（如延时滤波）后再进行边沿检测
回复

收藏 举报

评论

gaochy1126
赞一个  发表于 2025-9-28 19:45
 楼主| gaochy1126 发表于 2025-9-28 19:39 | 显示全部楼层
需验证信号在时钟沿附近跳变时的行为，尤其是建立/保持时间违例场景
回复

收藏 举报

评论

gaochy1126
赞一个  发表于 2025-9-28 19:46
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

gaochy1126
个人签名：这个社会混好的两种人：一是有权有势，二是没脸没皮的。

1205

主题

11937

帖子

26

粉丝
快速回复 在线客服 返回列表 返回顶部