- module flop(d,clk,clrb,q,qb);
- input d,clk,clrb;
- output q,qb;
- nand #10 nd1(a,d,clk,clrb),
- nd2(b,nd,clk),
- nd4(d1,c,b,clrb),
- nd5(e,c,nclk),
- nd6(f,d1,nclk),
- nd8(qb,q,f,clrb);
- nand #9 nd3(c,a,d1),
- nd7(q,e,qb);
- not #10 iv1(nd,d),
- iv2(nclk,clk);
- endmodule
- module hardreg(d,clk,clrb,q);
- input clk,clrb;
- input[3:0] d;
- output[3:0] q;
- flop f1(d[0],clk,clrb,q[0],),
- f2(d[1],clk,clrb,q[1],),
- f3(d[2],clk,clrb,q[2],),
- f4(d[3],clk,clrb,q[3],);
-
- endmodule
楼主
