新手园地

本版专家: NE5532, 木野臻, jjjyufan, dirtwillfly, gujiamao12345, yueguang3048

今日: 0|主题: 33095|帖子: 128765 收藏 (404)

1 ... 249 250 251 252253254 255 256 ... 828 / 828 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


画出一种CMOS的D锁存器的电路图和版图？ CMOS 电路图那个叫黑的人 2018-9-11 11:56 0 306
画出CMOS的图,画出tow-to-one mux gate? CMOS MOS TE 卡拉瓦乔 2018-9-11 11:54 0 306
物理综合DCG解密中，floorplan没有定下来，没有def文件，怎么跑DCG？ LAN 解密 dc 大碴子味 2018-9-11 11:52 0 274
物理综合DCG解密中，如果使用C家的后端工具，怎么与DCG对接？解密 dc 白鹭hu 2018-9-11 11:50 0 201
物理综合DCG解密中，logic 长度为什么差这么多？解密 ic 白鹭hu 2018-9-11 11:48 0 227
物理综合DCG解密中，congestion 怎么修啊？从congestion图的哪里可以找到RTL问题所在位置？ RTL 解密 TI 稻花香1号 2018-9-11 11:46 0 363
物理综合DCG解密中，DCG中如果有大量timing violation, 要怎么修？ Timing 解密 vi 社畜一枚 2018-9-11 11:44 0 314
物理综合DCG解密中，DCG综合的时候要求floorplan或者其他一些物理信息来保证一致性，物理信息变化是否会影响DCG综合的结果? LAN 解密 dc 白鹭hu 2018-9-11 11:42 0 274
物理综合DCG解密中, 一般影响floor plan的因素有哪些？ LAN 解密 dc 香菇选手 2018-9-11 11:40 0 253
物理综合DCG解密中，DCG比DC好，那和Fusion比呢？哪个效果好？ Fusion 解密 IO 香菇选手 2018-9-11 11:38 0 405
用D触发器做个二分频的电路，画出逻辑电路？ D触发器电路触发电子学长 2018-9-11 11:36 0 333
latch与register的区别,为什么现在多用register？ Latch register 白板就是这个 2018-9-11 11:34 0 403
"用与非门等设计全加法器？与非门加法器 roucun 2018-9-11 11:32 0 434
画出CMOS电路的晶体管级电路图,实现Y=AB+C(D+E)？ CMOS 晶体管电路图冰糖炖雪梨 2018-9-11 11:30* 0 450
用一个二选一mux和一个inv实现异或？异或白闻不如怡见 2018-9-11 11:28 0 420
画出NOT,NAND,NOR的符号,真值表等的电路？ NAND 电路 ANSI 车水马龙 2018-9-11 11:26 0 639
用mos管搭出一个二输入与非门？ MOS MOS管与非门白闻不如怡见 2018-9-11 11:24 0 777
为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大? 求关注啊 2018-9-11 11:22 0 116
给出一个门级的图,又给了各个门的传输延时,问关键路径是什么？延时一亚麻怡 2018-9-11 11:20 0 169
一个四级的Mux,其中第二级信号为关键信号如何改善timing.？ Timing 信号 TI 你画我瞎 2018-9-11 11:18 0 422
说说静态、动态时序模拟的优缺点？时序模拟电路第十代火影 2018-9-11 11:16 0 435
多时域设计中,如何处理信号跨时域？信号时域博斯 2018-9-11 11:14 0 212
MOORE 与 MEELEY状态机的特征有哪些？白板就是这个 2018-9-11 11:12 0 159
IC设计中同步复位与异步复位的区别？ IC设计同步复位 kaloulin 2018-9-11 11:10 0 358
你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗？ COM TTL 逻辑电平博斯 2018-9-11 11:08 0 300
什么是竞争与冒险现象?怎样判断?如何消除? 社畜一枚 2018-9-11 11:06 0 201
什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求? 硬件菊江先生 2018-9-11 11:04 0 138
用flip-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输出carryout和next-stage？ Current 加法器没名字的人 2018-9-11 11:02 0 614
寄生效应在IC设计中怎样加以克服和利用？ IC设计 ic C设计博斯 2018-9-11 11:00 0 170
IC设计前端到后端的流程和EDA工具是？ EDA IC设计 ic 怎么叫都可以 2018-9-11 10:58 0 199
查找表的原理与结构是什么？丑帅丑帅的 2018-9-11 10:56 0 189
HDL语言的层次概念是指？ HDL hdl语言 hd スモモ 2018-9-11 10:54 0 595
Xilinx中与全局时钟资源和DLL相关的硬件原语是什么？ XILINX 时钟硬件スモモ 2018-9-11 10:52 0 259
FPGA中可以综合实现为RAM/ROM/CAM的三种资源及其注意事项？ FPGA PGA 王将 2018-9-11 10:50 0 219
请问一下什么是时钟抖动？时钟时钟抖动小小的人呀 2018-9-11 10:48 0 222
FPGA芯片内有哪两种存储器资源？ FPGA FPGA芯片 PGA 卡拉瓦乔 2018-9-11 10:46 0 196
锁存器（latch）和触发器（flip-flop）区别是什么？ Latch 触发器河童 2018-9-11 10:44 0 359
对于多位的异步信号如何进行同步？信号异步社畜一枚 2018-9-11 10:42 0 248
FPGA设计工程师努力的方向包括哪些方面？ FPGA FPGA设计 PGA 稻花香1号 2018-9-11 10:40 0 150
附加约束的作用有哪些？奔跑的猫ちゃん 2018-9-11 10:38 0 120