收藏本版 |订阅

今日: 0|主题: 33190|帖子: 129282

多时域设计中,如何处理信号跨时域?
2018-9-11 11:14 0 273
MOORE 与 MEELEY状态机的特征有哪些?
2018-9-11 11:12 0 204
IC设计中同步复位与异步复位的区别?
2018-9-11 11:10 0 415
你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?
2018-9-11 11:08 0 346
什么是竞争与冒险现象?怎样判断?如何消除?
2018-9-11 11:06 0 250
什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?
2018-9-11 11:04 0 180
用flip-flop和logic-gate设计一个1位加法器,输入carryin和current-stage,输出carryout和next-stage?
2018-9-11 11:02 0 707
寄生效应在IC设计中怎样加以克服和利用?
2018-9-11 11:00 0 216
IC设计前端到后端的流程和EDA工具是?
2018-9-11 10:58 0 267
查找表的原理与结构是什么?
2018-9-11 10:56 0 233
HDL语言的层次概念是指?
2018-9-11 10:54 0 653
Xilinx中与全局时钟资源和DLL相关的硬件原语是什么?
2018-9-11 10:52 0 327
FPGA中可以综合实现为RAM/ROM/CAM的三种资源及其注意事项?
2018-9-11 10:50 0 292
请问一下什么是时钟抖动?
2018-9-11 10:48 0 275
FPGA芯片内有哪两种存储器资源?
2018-9-11 10:46 0 256
锁存器(latch)和触发器(flip-flop)区别是什么?
2018-9-11 10:44 0 443
对于多位的异步信号如何进行同步?
2018-9-11 10:42 0 314
FPGA设计工程师努力的方向包括哪些方面?
2018-9-11 10:40 0 206
附加约束的作用有哪些?
2018-9-11 10:38 0 171
时序约束的概念和基本策略是什么?
2018-9-11 10:36 0 255
FPGA设计中对时钟的使用有哪些(例如分频等)?
2018-9-11 10:34 0 232
FPGA设计中如何实现同步时序电路的延时?
2018-9-11 10:32 0 291
同步电路和异步电路的区别是什么?
2018-9-11 10:30 0 430
时序设计的实质是什么?
2018-9-11 10:28 0 449
建立时间与保持时间的概念分别是什么?
2018-9-11 10:26 0 153
为什么触发器要满足建立时间和保持时间?
2018-9-11 10:24 0 228
什么是亚稳态?为什么两级触发器可以防止亚稳态传播?
2018-9-11 10:22 0 324
系统最高速度计算(最快时钟频率)和流水线设计思想是什么?
2018-9-11 10:20 0 261
什么是同步逻辑和异步逻辑?
2018-9-11 10:18 0 425
如何用HDL描述四位的全加法器、5分频电路?
2018-9-11 10:16 0 421
如何用VERILOG或VHDL写一段代码,实现10进制计数器?
2018-9-11 10:14 0 398
如何能够画出明了的状态机?
2018-9-11 10:12 0 181
什么叫做OTP片、掩膜片,两者的区别何在?
2018-9-11 10:10 0 245
你对集成电路设计流程是怎么理解的?
2018-9-11 10:08 0 380
你怎么描述集成电路工艺?
2018-9-11 10:06 0 390
FPGA等可编程逻辑器件设计流程是怎么样的?
2018-9-11 10:04 0 501
从RTL synthesis到tape out之间的设计flow?
2018-9-11 10:02 0 414
自动布局布线需要哪些基本元呢?
2018-9-11 10:00 0 365
实现三分频电路,3/2分频电路等?
2018-9-11 09:58 0 360
FPGA和CPLD的区别是什么?
2018-9-11 09:56 0 231
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部