今日: 0|主题: 33044|帖子: 128574 收藏 (403)
智能语音产品的本地唤醒对主控芯片的算力要求大概是咋样的?
2018-9-10 21:08 0 287
为什么树莓派3B开启 CONFIG_ARCH_ARM64=y 编译会报错?
2018-9-10 21:06 0 198
在有rtl之前,只知道芯片估计的规模,如何估算功耗?
2018-9-10 21:04 0 219
人工智能领域最稀缺的是什么样的人才?
2018-9-10 21:02 0 112
汽车芯片中的信息安全岛应当是ASIL几级的?
2018-9-10 21:00 0 560
device memory bufferable 怎样保证数据的正确性?
2018-9-10 20:58 0 226
请问大家arm公司有哪些芯片或算法可以应用到基于大数据的智慧公安系统里去呢?
2018-9-10 20:56 0 133
Linux家目录下都是中文,请问怎么改为英文呢??
2018-9-10 20:54 0 118
如何查找 Cortex M7 的指令执行周期?
2018-9-10 20:52 0 184
请教:最近需要使用cortex-a8中PMU进行cycle计数,但是始终不能产生PMCCNTR的溢出中断
2018-9-10 20:50 0 433
PMU使用问题
2018-9-10 20:48 0 172
最近Arm说的芯片客制化是什么情况?
2018-9-10 20:46 0 181
请问在linux arm上想看GPU的profile(使用率、显存、带宽),该用哪个工具
2018-9-10 20:44 0 670
能简单介绍下gpu绘图的主要步骤吗?
2018-9-10 20:42 0 185
针对云手机、视频流云游戏行业,ARM服务器准备如何解决服务端渲染的问题?
2018-9-10 20:40 0 220
问一下mali 做Opencl 的时候,硬件支持到f32吗?
2018-9-10 20:38 0 298
openGL是图像相关工作?
2018-9-10 20:36 0 128
ARM gpu API主流是OPENCL吧?
2018-9-10 20:34 0 314
请问有入门的资料吗?比如如何移植驱动程序之类的
2018-9-10 20:32 0 143
stm32驱动emmc的问题
2018-9-10 20:30 0 293
加入自定义指令后的ARM架构与RISC-V架构的优劣势对比是怎样的?
2018-9-10 20:28 0 243
问device memory bufferable
2018-9-10 20:26 0 198
GPU性能比较问题
2018-9-10 20:24 0 151
AI应用
2018-9-10 20:22 0 336
cache coherency logic,为什么只把Dcache复制到tag,而不复制Icache?
2018-9-10 20:20 0 259
什么时候会触发cache linefill?
2018-9-10 20:18 0 168
ARM架构下的L1和L2 cache结构有什么联系2
2018-9-10 20:16 0 192
ARM架构下的L1和L2 cache结构有什么联系1
2018-9-10 20:14 0 219
cache way 和set的概念不理解
2018-9-10 20:12 0 799
存储器访问顺序的问题2
2018-9-10 20:10 0 239
存储器访问顺序的问题1
2018-9-10 20:08 0 107
可以举例说明什么是out of order的pipeline结构吗
2018-9-10 20:06 0 553
那thoughput和latency的关系是什么?
2018-9-10 20:04 0 295
MMU和MPU的区别是什么?
2018-9-10 20:02 0 159
二级页表大小设置问题
2018-9-10 20:00 0 198
为什么物理地址编译后不能动态的修改物理地址空间
2018-9-10 19:58 0 163
不同架构处理器page size或是page table的级数不同,如何最优的page size与page table组合?
2018-9-10 19:56 0 217
为什么物理地址和虚拟地址不能一一对应?
2018-9-10 19:54 0 265
多级page table是否可以用一级page table代替
2018-9-10 19:52 0 211
多级页表的意义理解较模糊
2018-9-10 19:50 0 146
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则