今日: 0|主题: 33095|帖子: 128765 收藏 (404)
ARM架构下的L1和L2 cache结构有什么联系2
2018-9-10 20:16 0 208
ARM架构下的L1和L2 cache结构有什么联系1
2018-9-10 20:14 0 242
cache way 和set的概念不理解
2018-9-10 20:12 0 911
存储器访问顺序的问题2
2018-9-10 20:10 0 256
存储器访问顺序的问题1
2018-9-10 20:08 0 119
可以举例说明什么是out of order的pipeline结构吗
2018-9-10 20:06 0 605
那thoughput和latency的关系是什么?
2018-9-10 20:04 0 327
MMU和MPU的区别是什么?
2018-9-10 20:02 0 189
二级页表大小设置问题
2018-9-10 20:00 0 223
为什么物理地址编译后不能动态的修改物理地址空间
2018-9-10 19:58 0 191
不同架构处理器page size或是page table的级数不同,如何最优的page size与page table组合?
2018-9-10 19:56 0 238
为什么物理地址和虚拟地址不能一一对应?
2018-9-10 19:54 0 286
多级page table是否可以用一级page table代替
2018-9-10 19:52 0 233
多级页表的意义理解较模糊
2018-9-10 19:50 0 154
为什么page要越小越好
2018-9-10 19:48 0 173
关于如何对TLB进行索引
2018-9-10 19:46 0 153
什么是 Speculation access?CPU又是在什么情况下会发起Speculation access?
2018-9-10 19:44 0 236
PC的低10bit能索引1024个entry的BTB吗?
2018-9-10 19:42 0 354
RAS是不是和调用子程序时的压栈重复了
2018-9-10 19:40 0 136
return address 被哪些指令使用呢?
2018-9-10 19:38 0 201
flush掉5条指令的话,会对CPI产生什么样的影响?不是应该是1.25么
2018-9-10 19:36 0 111
请问老师什么叫babo啊?
2018-9-10 19:34 0 92
请问M7内核55nm工艺最高可以跑多高频率?
2018-9-10 19:32 0 290
为什么精简指令集功耗比复杂指令集低?
2018-9-10 19:30 0 496
AHB BUS matrix的应用和讲解无法结合在一起
2018-9-10 19:28 0 302
VCS编译问题不通过如何解决
2018-9-10 19:26 0 242
make sim_vcs出现问题
2018-9-10 19:24 0 545
APB4 中peripherals的security属性是怎么产生的?
2018-9-10 19:22 0 470
为什么clock gate在综合的时候要调用库单元?
2018-9-10 19:20 0 211
为什么做dft的时候,要把 clock gate bypass掉?
2018-9-10 19:18 0 280
如何将APB3的slave改为APB4的slave?
2018-9-10 19:16 0 370
pready的这句描述怎么理解?
2018-9-10 19:14 0 189
计算外设APB的时钟频率?
2018-9-10 19:12 0 188
在axi协议里面提到的写通道信息可以被认为是buffered如何理解?
2018-9-10 19:10 0 244
为什么在cmsdk_apb4_eg_slave中实例化cmsdk_clock_gate模块提示我对该模块没有定义?
2018-9-10 19:08 0 212
WRAP传输时的起始地址2
2018-9-10 19:06 0 202
WRAP传输时的起始地址1
2018-9-10 19:04 0 99
HRDATA受不受ready的影响?
2018-9-10 19:02 0 118
ahb incr不能跨越1kB地址边界
2018-9-10 19:00 0 506
exclusive 访问数据空间
2018-9-10 18:58 0 143
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则