今日: 0|主题: 33049|帖子: 128615 收藏 (403)
请问warning中fram lib_cell的pg_type属性如何查看
2018-9-10 16:04 0 343
为什么在route的时候设worst scenario?
2018-9-10 16:02 0 227
在本实验使用的工艺上,min area是soft的约束吗?
2018-9-10 16:00 0 406
skew的约束跨gen clock吗?
2018-9-10 15:58 0 166
为何从dff出来接到clk sel的不能设case value?
2018-9-10 15:56 0 186
没有正确识别clock gating cell的问题
2018-9-10 15:54 0 247
place前为何要设哪些层需要extract?
2018-9-10 15:52 0 403
place时的clock uncertainty和期望skew有关吗?
2018-9-10 15:50 0 152
max fan out的值是看经验吗?
2018-9-10 15:48 0 200
pin density 对看congestion有帮助吗? ICC
2018-9-10 15:46 0 259
power switch的high fanout
2018-9-10 15:44 0 258
把ao buffer dont_use的原因?
2018-9-10 15:42 0 182
为何IO上的timing优化不如内部重要?
2018-9-10 15:40 0 158
"is_clock_used_as_clock" attribute含义
2018-9-10 15:38 0 550
terminal位置
2018-9-10 15:36 0 272
upf文件里面有VDD_ADC, VSS_ADC,但是做完power network之后为什么没有这两个port和net?
2018-9-10 15:34 0 403
为什么connect_power_supply之后pg仍然没有连上,还需要derive_pg_connection才行?
2018-9-10 15:32 0 524
hard blockage铺pg rail的原因
2018-9-10 15:30 0 114
create_power_strap时为什么会自动插入金属shape?
2018-9-10 15:28 0 412
如何手动微调创建pg net补丁
2018-9-10 15:26 0 425
奇偶行tapcell错开的原因
2018-9-10 15:24 0 251
关于多电压域设计的powerplan
2018-9-10 15:22 0 216
power strap步进长度的设置
2018-9-10 15:20 0 278
hard macro和keep out margin的选择?
2018-9-10 15:18 0 381
track距离上下boundary
2018-9-10 15:16 0 386
工具打断timing loop的时候QQ QQ,选择的点需要去检查吗?
2018-9-10 15:14 0 216
问布局初始化时,site_row、cell_site和track之间距离是在哪里定义的?
2018-9-10 15:12 0 338
恢复到初始状态的sdc后,我们怎么在当前设计中察看到这些变化?
2018-9-10 15:10 0 346
什么reset_ccopt_config后选不了INV CTS
2018-9-10 15:08 0 295
为什么dbSet selected.isDontTouch false后INV和gate还是dontTouch的状态?
2018-9-10 15:06 0 182
为什么重置sdc时,只重置clock port呢?
2018-9-10 15:04 0 379
无法清除clock tree上的单元,无法合并clock gate CTS
2018-9-10 15:02 0 248
重置设计能不能先清除INV、buffer和merge CG,然后重置CTS的设定?
2018-9-10 15:00 0 437
Min、Max ID是负数是什么意思?sink没有落入skew约束中,对做clock tree的质量有没有影响?
2018-9-10 14:58 0 144
在哪找到我们需要clone的clock cell?
2018-9-10 14:56 0 171
Fixing clock tree slew time and max cap violations和有何不同
2018-9-10 14:54 0 135
问report_ccopt_clock_trees -histograms这条命令显示的柱状图
2018-9-10 14:52 0 263
clock DAG 是什么缩写?
2018-9-10 14:50 0 170
lock tree summary 和across clock tree summary 这两个summary的内容为何不一致?
2018-9-10 14:48 0 235
问请问在clock tree report 里的overslew , underslew 是指什么?这会影响什么?
2018-9-10 14:46 0 294
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则