新手园地

本版专家: NE5532, 木野臻, jjjyufan, dirtwillfly, gujiamao12345, yueguang3048

今日: 1|主题: 33140|帖子: 128982

1 ... 258 259 260 261262263 264 265 ... 829 / 829 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


virtual clock 作用 Virtual ck se 丑帅丑帅的 2018-9-10 16:26 0 446
lab里面提到的clock port在design中不存在 Design ck Lab 白板就是这个 2018-9-10 16:24 0 258
source ./flow/design.sdc Design source sd 那个叫黑的人 2018-9-10 16:22 0 313
STA不是应该做完Route 以后分析才有意义吗。 wire delay 再route 的时候不是实际电路的延迟吗 route Wire 电路肉坨坨 2018-9-10 16:20 0 437
nom_process代表什么 PROCESS ce 第三章 2018-9-10 16:18 0 233
请问老师，如何理解环状链表张さん 2018-9-10 16:16 0 173
请问fork join做超时检测要怎么写 FOR 触发进程向日葵的武士 2018-9-10 16:14 0 265
为什么关联数组不能用for遍历，只能用foreach FOR AC 求关注啊 2018-9-10 16:12 0 158
不同initial块相互是同步的吗 initial TI ni 第8号打板工 2018-9-10 16:10 0 475
请问要实现手动输入一个数给变量赋值需要什么样的语句 Display ISP ISPlay 小小的人呀 2018-9-10 16:08 0 274
能否请老师整体介绍下SV 仿真环境搭建的注意事项和仿真工具中参数如何设置仿真环境搭建仿真环境无幻 2018-9-10 16:06 0 344
请问warning中fram lib_cell的pg_type属性如何查看 warning FRAM ce 香菇选手 2018-9-10 16:04 0 436
为什么在route的时候设worst scenario？ ST ce route 张さん 2018-9-10 16:02 0 292
在本实验使用的工艺上，min area是soft的约束吗？ area foundry INA スモモ 2018-9-10 16:00 0 515
skew的约束跨gen clock吗？ Gen ge ck roucun 2018-9-10 15:58 0 248
为何从dff出来接到clk sel的不能设case value？ se ev 一片混沌 2018-9-10 15:56 0 235
没有正确识别clock gating cell的问题 TI Gating ck 石头张 2018-9-10 15:54 0 308
place前为何要设哪些层需要extract？ ce AC ACER 社畜一枚 2018-9-10 15:52 0 482
place时的clock uncertainty和期望skew有关吗？ ck ce AI 大碴子味 2018-9-10 15:50 0 216
max fan out的值是看经验吗？ AN des Design 丑帅丑帅的 2018-9-10 15:48 0 268
pin density 对看congestion有帮助吗？ ICC density TI ST 菊江先生 2018-9-10 15:46 0 335
power switch的high fanout Power switch AN 白鹭hu 2018-9-10 15:44 0 330
把ao buffer dont_use的原因? buffer se 菊江先生 2018-9-10 15:42 0 227
为何IO上的timing优化不如内部重要？ Timing TI IO 向日葵的武士 2018-9-10 15:40 0 217
"is_clock_used_as_clock" attribute含义 se ck TE スモモ 2018-9-10 15:38 0 639
terminal位置 terminal pad AD 向日葵的武士 2018-9-10 15:36 0 332
upf文件里面有VDD_ADC, VSS_ADC,但是做完power network之后为什么没有这两个port和net？ ADC Network Power 白闻不如怡见 2018-9-10 15:34 0 478
为什么connect_power_supply之后pg仍然没有连上，还需要derive_pg_connection才行？ connection Power supply 喷水壶 2018-9-10 15:32 0 641
hard blockage铺pg rail的原因 ge ck AI 丑帅丑帅的 2018-9-10 15:30 0 180
create_power_strap时为什么会自动插入金属shape? Power 白闻不如怡见 2018-9-10 15:28 0 507
如何手动微调创建pg net补丁 NET TE 白板就是这个 2018-9-10 15:26 0 513
奇偶行tapcell错开的原因 pc ce 电源道子 2018-9-10 15:24 0 353
关于多电压域设计的powerplan LAN Power 电压你画我瞎 2018-9-10 15:22 0 296
power strap步进长度的设置 pow Power ST 第十代火影 2018-9-10 15:20 0 350
hard macro和keep out margin的选择？ mac MACRO AC 小小的人呀 2018-9-10 15:18 0 483
track距离上下boundary Track Boundary PITCH 丑帅丑帅的 2018-9-10 15:16 0 463
工具打断timing loop的时候QQ QQ，选择的点需要去检查吗？ Timing TI 稻花香1号 2018-9-10 15:14 0 277
问布局初始化时，site_row、cell_site和track之间距离是在哪里定义的？ Track TE ck 追光少年 2018-9-10 15:12 0 434
恢复到初始状态的sdc后，我们怎么在当前设计中察看到这些变化？ dc sd database 张さん 2018-9-10 15:10 0 431
什么reset_ccopt_config后选不了INV CTS CONFIG Reset TI 菊江先生 2018-9-10 15:08 0 390