今日: 0|主题: 33095|帖子: 128765 收藏 (404)
没有数据传输要求得Busy 状态与IDLE状态有什么区别?
2018-9-10 18:56 0 181
输入数据寄存的工作时钟
2018-9-10 18:54 0 140
四个相同的AHB2SRAM的slave可否用一个multiplexor挂在AHB-lite bus matrix上?
2018-9-10 18:52 0 279
AXI3一个transaction中多个transfer有AWID相同,WID不同的使用场景么?
2018-9-10 18:50 0 513
W channel 需要加入buffer吗?
2018-9-10 18:48 0 380
总结理解一下:interleave需要master和slave都需要BUF,reorder只有master需要BUF?
2018-9-10 18:46 0 435
总线从power domain A到power domain B都需要注意什么?
2018-9-10 18:44 0 365
AXI中为什么不去掉RID
2018-9-10 18:42 0 302
请再具体描述一下axi的拓扑
2018-9-10 18:40 0 234
增加寄存器避免亚稳态,但这能保证输出逻辑是正确的么?
2018-9-10 18:38 0 179
亚稳态二级处理的原理
2018-9-10 18:36 0 108
如果C1前面又接了个寄存器C0,那c1是Launch时钟还是Capture时钟啊,这个时钟域还是C2吗
2018-9-10 18:34 0 159
同步时钟为啥一定要同源
2018-9-10 18:32 0 441
需要整个flow的要点
2018-9-10 18:30 0 102
亚稳态发生串扰导致系统崩溃,有这样的案例吗
2018-9-10 18:28 0 229
WDATA_BUFFER0的深度
2018-9-10 18:26 0 184
MDL延迟补偿的算法
2018-9-10 18:24 0 185
一个refresh刷新一行?还是全刷?如果是只刷新一行的话,是不是会有下面的问题
2018-9-10 18:22 0 219
ddr3读的时候为什么dq和dqs是沿对齐的?
2018-9-10 18:20 0 266
提到的DDR速度单位是频率还是速率
2018-9-10 18:18 0 190
RFU是什么缩写?什么意思?
2018-9-10 18:16 0 906
多周期约束问题加法器。。。。
2018-9-10 18:14 0 190
多周期约束问题加法器。。
2018-9-10 18:12 0 198
多周期约束问题加法器
2018-9-10 18:10 0 220
同步复位和异步复位的选择
2018-9-10 18:08 0 372
异步复位同步释放,是能解决毛刺产生的复位问题吗,如果不能的话,如何解决毛刺的问题呢
2018-9-10 18:06 0 342
异步复位实训中reset.v中
2018-9-10 18:04 0 336
步复位实训中reset.v中
2018-9-10 18:02 0 174
异步信号是否可以未经同步两拍后就能使用。。。
2018-9-10 18:00 0 257
异步信号是否可以未经同步两拍后就能使用。。
2018-9-10 17:58 0 227
异步信号是否可以未经同步两拍后就能使用。
2018-9-10 17:56 0 264
握手电路为啥可以使用两级同步处理。。。
2018-9-10 17:54 0 206
握手电路为啥可以使用两级同步处理。.
2018-9-10 17:52 0 166
握手电路为啥可以使用两级同步处理。1
2018-9-10 17:50 0 124
快时钟同步到慢时钟域怎么进行电平的扩展
2018-9-10 17:48 0 291
慢时钟域到快时钟域单bit打两拍2倍频率问题
2018-9-10 17:46 0 190
如果直接用D1,采样的信号是不稳定的。这个原因是?
2018-9-10 17:44 0 374
正确处理方案困惑,还望老师给予回复
2018-9-10 17:42 0 153
Lab2 D1采样信号不稳定,这个结论不理解。
2018-9-10 17:40 0 151
Clock_info05问题
2018-9-10 17:38 0 463
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则