新手园地

本版专家: NE5532, 木野臻, jjjyufan, dirtwillfly, gujiamao12345, yueguang3048

今日: 0|主题: 33049|帖子: 128615 收藏 (403)

1 ... 253 254 255 256257258 259 260 ... 827 / 827 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


那thoughput和latency的关系是什么？ UG TE hp 一片混沌 2018-9-10 20:04 0 302
MMU和MPU的区别是什么? MMU MPU 处理器一亚麻怡 2018-9-10 20:02 0 170
二级页表大小设置问题 memory 应用程序喷水壶 2018-9-10 20:00 0 211
为什么物理地址编译后不能动态的修改物理地址空间编译冷冻链 2018-9-10 19:58 0 175
不同架构处理器page size或是page table的级数不同，如何最优的page size与page table组合？ table 处理器 BLE 白鹭hu 2018-9-10 19:56 0 223
为什么物理地址和虚拟地址不能一一对应？ closed Multi TI 石头张 2018-9-10 19:54 0 273
多级page table是否可以用一级page table代替 table BLE ge 追光少年 2018-9-10 19:52 0 213
多级页表的意义理解较模糊空间菊江先生 2018-9-10 19:50 0 147
为什么page要越小越好 ge 映射第8号打板工 2018-9-10 19:48 0 168
关于如何对TLB进行索引 index table BLE 丑帅丑帅的 2018-9-10 19:46 0 146
什么是 Speculation access？CPU又是在什么情况下会发起Speculation access？ access IO TI 河童 2018-9-10 19:44 0 215
PC的低10bit能索引1024个entry的BTB吗？ pc 3月的尾巴 2018-9-10 19:42 0 342
RAS是不是和调用子程序时的压栈重复了子程序程序 RET 社畜一枚 2018-9-10 19:40 0 132
return address 被哪些指令使用呢？ return 指令 address 无幻 2018-9-10 19:38 0 194
flush掉5条指令的话，会对CPI产生什么样的影响？不是应该是1.25么指令 pi 过期账户 2018-9-10 19:36 0 104
请问老师什么叫babo啊？第十代火影 2018-9-10 19:34 0 83
请问M7内核55nm工艺最高可以跑多高频率？内核 5nm 第十代火影 2018-9-10 19:32 0 268
为什么精简指令集功耗比复杂指令集低？精简指令集 RISC cis 石头张 2018-9-10 19:30 0 482
AHB BUS matrix的应用和讲解无法结合在一起 matrix hb App 怎么叫都可以 2018-9-10 19:28 0 282
VCS编译问题不通过如何解决编译 ev BUG 哈金 2018-9-10 19:26 0 218
make sim_vcs出现问题 SIM esim 菊江先生 2018-9-10 19:24 0 521
APB4 中peripherals的security属性是怎么产生的？ peripheral security slave 电员师 2018-9-10 19:22 0 453
为什么clock gate在综合的时候要调用库单元？ TE ck code 小蘭 2018-9-10 19:20 0 203
为什么做dft的时候，要把 clock gate bypass掉？ TE ck bypass 大碴子味 2018-9-10 19:18 0 269
如何将APB3的slave改为APB4的slave？ slave Bridge Master 一亚麻怡 2018-9-10 19:16 0 352
pready的这句描述怎么理解？ AD AN CAN 电员师 2018-9-10 19:14 0 184
计算外设APB的时钟频率? 时钟频率 ps mb 那个叫黑的人 2018-9-10 19:12 0 171
在axi协议里面提到的写通道信息可以被认为是buffered如何理解？ buffer AC AN 石头张 2018-9-10 19:10 0 226
为什么在cmsdk_apb4_eg_slave中实例化cmsdk_clock_gate模块提示我对该模块没有定义？ ck sdk TE 小小的人呀 2018-9-10 19:08 0 182
WRAP传输时的起始地址2 CACHE AC 第十代火影 2018-9-10 19:06 0 188
WRAP传输时的起始地址1 WRAP wor words 社畜一枚 2018-9-10 19:04 0 97
HRDATA受不受ready的影响？ AD 求关注啊 2018-9-10 19:02 0 116
ahb incr不能跨越1kB地址边界 hb slave 电子学长 2018-9-10 19:00 0 496
exclusive 访问数据空间 pen AI 求关注啊 2018-9-10 18:58 0 132
没有数据传输要求得Busy 状态与IDLE状态有什么区别？数据传输 IDL 河童 2018-9-10 18:56 0 174
输入数据寄存的工作时钟时钟 pc hb kaloulin 2018-9-10 18:54 0 124
四个相同的AHB2SRAM的slave可否用一个multiplexor挂在AHB-lite bus matrix上？ multiplex hb Spikess 2018-9-10 18:52 0 264
AXI3一个transaction中多个transfer有AWID相同，WID不同的使用场景么？ action TRANSFER ransac 肉坨坨 2018-9-10 18:50 0 472
W channel 需要加入buffer吗？ buffer channel action 博斯 2018-9-10 18:48 0 359
总结理解一下：interleave需要master和slave都需要BUF，reorder只有master需要BUF？ slave interleave Master 菊江先生 2018-9-10 18:46 0 395