本帖最后由 zyj9490 于 2015-9-14 15:34 编辑
你是做成OD门吧,跟普通正相反,别人用的是NMOS,下降沿很好,上升沿慢,唯一方法,降低你的下拉电阻即可,能量消大的,但是下降速率会加快.就是个RC问题.发上升沿的时,PMOS开通的,S与D相通,(RDON小)VCC与线连结,RC很小,上升沿陡,下降沿时,MOS管关的,C与下拉电阻RD进行电荷放掉,RC就大,除非用PP结构,但是你是想要二线制,总线信号要实现线与的硬件功能,只能用OD架构(或许更好的架构).以上说了原因,和改进方式.
|