24位AD的电路设计时的众多问题

只看该作者 · 2010-11-30 23:48

ADS1248，内带基准、MUX 、PGA、24位deta-sigma AD的。

第一轮板子做回来。
电源是24V/+-15开关电源 => 7805/7905 =>+-5V，然后用两个431生成+-2.5V给AD供电(消耗小于<3mA，431设计能供10mA)

DC/DC，7805/7905大小电容都很足，431也注意配了大小电容（也避开了震荡区域）。布线都很紧凑。数字和模拟都分开，最后在一个点接。

内部基准也按要求配了大小电容。

实测了一下有如下问题。
1）我把AD+/-直接在AD芯片管脚用焊锡短接，发现2ksps的采样时有最大300左右的读数跳动；5sps的时候基本上只有在十几跳动。这个正常吗？
因为信号直接是绝对的0，跟调理电路没有关系。只能是基准和电源的问题了。还是deta-sigma就是如此？

明天试一试用外部的基准，不求准，只要稳定没有干扰即可。
电源那块，会不会431的输出阻抗太大了，导致纹波，明天试试用LDO生成+-2.5V，然后串小电阻并小电容后再供AD。

24位AD是个挑战呀~

2万 · 2010-12-1 00:25

电源、基准、布线和信源通道都是关键，缺一不可。

只看该作者 · 2010-12-1 08:46

HWM老大，我有个疑问
我是在AD芯片的端口把模拟输入短接（差分输入AD），然后读数，高采样率时候都有变化。
按说跟基准关系不大，跟电源可能关系大一些。

还有具体有哪些措施，呵呵。
针对电源的话？

2万 · 2010-12-1 08:53

Σ-Δ ADC采样率不宜过高，这是其特性所致。具体数据，手册内应该提供。

只看该作者 · 2010-12-2 08:58

请问楼主 ADS1248 多通道切换时采样建立时间如何

只看该作者 · 2010-12-2 22:09

本帖最后由 mmax 于 2010-12-2 22:12 编辑

LS，示波器测过，2K sps的时候，用单次读写模式，切换通道、增益，基本上700uS 能读一次数据。

看了很多资料，实际也试过，ADS1248这样的delta-sigma型AD，不适合高速场合。在2k sps的时候，理论上相当于16位的AD，精度做到12位就很好了。

如果5 sps的话，0~2V信号，精度做到16位，分辨率做到19位，花精力还是可以做的到的。

我现在第一轮板子，20 sps，10mV量程，基本上分辨率<1uV。
共模抑制这块，手摸到信号端，读数漂移一点，但是不震荡。

明天试试5 sps时候，再加上软件滤波，一秒读一次数，看看分辨率能到多少位。

硬件上继续优化。。。

只看该作者 · 2010-12-2 23:00

认识上的误区：
有人认为用24位甚至更多位数的A/D可直接检测nV级信号，例如24位A/D2.5V基准，不用技术处理，就直接检测0.15uV信号。也就是说对15uV的信号，精度可达1%。

  殊不知：
1，要达到24位分辩，A/D转换速率理想条件下只有几hz以下。
2，A/D的分辩率是对A/D口的信号，包括真信号和假信号。
3，测量系统的分辩率与A/D的分辩率不等同，测量系统的分辩率指真信号为0时测量结果的最大变化量。

  也就是说，只有真信号大于真信号为0时测量结果的最大变化量，才能显现。

所以花大价钱，费了很多劲，达不到效果

彭建学  上海

2万 · 2010-12-2 23:04

呵呵，ＬＳ正解

只看该作者 · 2010-12-2 23:13

信号检测的极限取决于信号源的内阻抗。

如将A/D输入端直接短路，和输入端对参考地并一个100K欧电阻（假使A/D输如阻抗大于10M欧），在同样的转换速率下，数据跳动差不少。

彭建学上海

只看该作者 · 2010-12-3 08:16

谢谢彭老师指导！

目前还停留在工程调试上，先尽量把精度做高。一边做一边才有一些概念。呵呵。
总之我会不断总结经验教训，遇到问题会请教大家。

这款AD是带PGA的，可以放大128倍，所以我10mV入，到AD那是1.2V左右，系统分辨率反映到AD上分辨率在100uV。

1万 · 2010-12-3 10:33

deta-sigma AD采样速度越高,越差.一般用于高精度,低速度系统采集.
一般采集速度低于20HZ时,ENOB会有18位～20位左右（开关电源要低2位左右）。如果加上一些数字滤波处理
20位的分辨率是可以满足的，但频响基本只有5～10Hz。看你系统的要求了。
如果是控制系统，建议你用16位SAR ADC，用数字处理之后同样也可以达到16位附近分辨率，但频响要快很多，处理好的话，可以有1K以上响应速度

1万 · 2010-12-3 12:02

从你的数据来看，2K采集只有300LSB，那么ENOB有17位附近，5hz的时候有20位，说明ADC本身已经可以了。
实际采集信号的时候，信号质量可能都达不到20位的稳定度，所有最后的问题可能不在ADC.只有去采集实际信号才好做最后分析

只看该作者 · 2010-12-3 12:59

我用了一个24位ADC，单通道，7.5kps采样率，采集后经过处理，稳定分辨率可达26位。这种ADC的最大好处就是对前级放大的要求小了。现在我信号放大后峰峰值常常不到1mV。
在前级电路、PCB以及数字处理上再花些功夫，争取在低源阻情况下，能稳定分辨到1nV,有可能甚至1nV以下。

只看该作者 · 2010-12-3 13:02

谢谢彭老师指导！

目前还停留在工程调试上，先尽量把精度做高。一边做一边才有一些概念。呵呵。
总之我会不断总结经验教训，遇到问题会请教大家。

这款AD是带PGA的，可以放大128倍，所以我10mV入，到AD那是1.2V左 ...
mmax 发表于 2010-12-3 08:16

这种ADC的放大常常用处不大，特别是信号信噪比较低的情况下。甚至有时能引入噪声。我内部放大都没有用。

只看该作者 · 2010-12-3 13:24

我认为信号源内阻即使为0，也很难做出1nV,因为：
1，A/D内部有电阻，电阻存在热噪声
2，A/D内部半导体存在散弹噪声、爆裂噪声
3，不同导体间、半导体间、导体与半导体间存在1/f噪声

所有这些噪声的消除只有通过窄带滤波，即通过降低速度来达到，nV级可能需要数秒甚至数十秒，

然而：

速度很低后，热电势和电化学电势的缓慢变化，难以消除。

当信号小到一定程度，已不具备宏观统计特性，就更难检测了。

量变到质变，极限，事物是矛盾的统一体，毛主席比我们更适合搞技术。

彭建学上海

1，

只看该作者 · 2010-12-3 13:36

我们先不考虑其他众多因素，仅看A/D的基准的稳定度，

1，基准的内阻不可能为0
2，基准的温漂不可能为0，即是恒温，恒温精度有限
3，基准的输入电压调整率和负载调整率不可能为0
4，基准本身的噪声不可能为0

彭建学上海

只看该作者 · 2010-12-3 13:42

如果那一天32位A/D出来了，而且速度达到1HZ,就说明1nV检测不难了。

彭建学上海

1万 · 2010-12-3 19:08

13# hartcomm
不是看你采样率有多少，看你数字处理完有多少频响。
你7.5K采样，做个7500平均，那不是才1hz。你的数字处理只不过在做了一次deta-sigm

只看该作者 · 2010-12-3 21:59

13# hartcomm
不是看你采样率有多少，看你数字处理完有多少频响。
你7.5K采样，做个7500平均，那不是才1hz。你的数字处理只不过在做了一次deta-sigm
zjp8683463 发表于 2010-12-3 19:08

这个我懂。

24位ADC真是个好东西。分辨率不错。

只看该作者 · 2010-12-3 22:18

本帖最后由 hartcomm 于 2010-12-3 22:19 编辑

我认为信号源内阻即使为0，也很难做出1nV,因为：
1，A/D内部有电阻，电阻存在热噪声
2，A/D内部半导体存在散弹噪声、爆裂噪声
3，不同导体间、半导体间、导体与半导体间存在1/f噪声

所有这些噪声的消除只有通过窄带 ...
pengjianxue 发表于 2010-12-3 13:24

今年边做边学边想，有不少心得和想法，这些问题可以有一些办法，软硬兼施，但我现在还不能估计到底有多少影响。
1nV还没到微观领域宏观规律还是主导。
可能还有些更为重要问题，比如信噪比极低时，前级放大滤波电路的非线性、失真等问题，可能是个问题。
在极弱信号处理中，还缺乏相应分析仪器，比如对弱信号波形和频谱的分析等，示波器是肯定不行的，自己要做这方面的东西。今年做了东西，发现，如果不是别人帮让在上位机类似示波器的软件，可能不能发现存在的问题。
我并不是去测孤立的单纯的1nV，而是可能是微电阻，微电容，弱力等等。当然，不过1nV只是一个设想，因为看到一些弱信号论文，一般是以1nV测量作为一种验证手段。

24位AD的电路设计时的众多问题

相关帖子

荣誉元老奖章

坚毅之洋流

十世金身

技术领袖奖章

无冕之王奖章

沉静之湖泊

七世轮回

终身成就奖章

核心会员奖章

技术导师奖章