SH79F1621的PCB布局中，模拟地和数字地未分开，导致ADC采样噪声增大，如何优化铺铜设计？

发表于 2026-3-25 22:48

发表于 2026-4-4 13:46

解决地噪声耦合的首要前提是实现模拟区域与数字区域的物理隔离，从源头阻断数字噪声向模拟域的传播路径

发表于 2026-4-4 16:01

模拟地与数字地采用独立的铜箔区域，禁止大面积直接连通

发表于 2026-4-4 18:10

在模拟区与数字区之间，铺设一条接地铜箔隔离带，带宽建议不小于3mm，隔离带直接连接模拟地，形成“噪声屏障”

发表于 2026-4-4 20:17

模拟地与数字地不直接多点连通，而是通过单点连接实现共地，连接点优先选择在SH79F1621的ADC模块的AGND与DGND引脚附近，或靠近模拟电源与数字电源的滤波节点，确保两类地的电位基准一致，同时避免形成地环路

发表于 2026-4-4 22:29

单点连接时，优先选用磁珠，而非0欧电阻

发表于 2026-4-5 09:04

ADC模块及其周边电路是噪声敏感核心，需针对性优化铺铜设计，保障模拟信号的纯净度和参考电位的稳定性

发表于 2026-4-5 11:08

在ADC模块底部的模拟地铺铜区域，设置密集的接地过孔阵列，过孔间距建议不大于1mm，过孔直接连接至内层的模拟地平面

发表于 2026-4-5 13:12

严格禁止数字信号线、高频时钟线穿越ADC模块的模拟地铺铜区域，避免信号线通过容性耦合或感性耦合将噪声注入模拟地，破坏ADC的参考电位

发表于 2026-4-5 15:35

若SH79F1621采用外部参考电压源，参考电压源的接地端必须直接连接至模拟地，且与数字地完全隔离，参考电压源的地路径需单独布线，路径尽可能短、宽，避免与数字地电流路径重叠

发表于 2026-4-5 17:48

采用SI/PI仿真工具，对地平面的阻抗、噪声耦合路径进行仿真，重点验证模拟地与数字地之间的噪声隔离度、ADC参考电压的稳定性、模拟信号的回流路径完整性

发表于 2026-4-16 13:21

优化铺铜设计时，可以考虑将模拟地和数字地的铺铜区域分开，使用不同的网络名称。

发表于 2026-4-22 13:19

优化铺铜设计时，可以考虑在ADC采样区域增加地线网络，这样可以提供一个低阻抗的地回路，减少噪声。

发表于 2026-4-23 16:59

其实主要是隔离优化设计

发表于 2026-4-25 10:08

单点连接时，优先选用磁珠，而非0欧电阻

[其它应用] SH79F1621的PCB布局中，模拟地和数字地未分开，导致ADC采样噪声增大，如何优化铺铜设计？