这是16f1824的I/o端口结构图:
问题1:当TRISx清零时,端口应处于输出状态,3处(即PORTx)写1数据总线上数据(数据可为0也可为1)通过D触发器被传至引脚,当PORTx写0时数据不输出
问题2:当PORTx写1时,2处读PORTx也应为1,三态们打开数据能够输入,与TRISx应无关
问题3:当ANSELx置1时,本应为模拟输入状态,但1处是与门,难道模拟值与1与后传至外设AD转换处或数据总线处(PORTx写1时 )?当ANSELx清0时,0与引脚状态值与后传至外设AD转换处或数据总线处(PORTx写1时 )
以上都成什么了,感觉很费解,是不能根据硬件分析,还是我分析的完全错误?请大家指点,救救处于迷途的我吧,快走火入魔了! |