21ic电子技术开发论坛 › 单片机与嵌入式系统 › FPGA论坛 › VHDL类属参数在verilog中怎么对应？
返回列表 发新帖我要提问

VHDL类属参数在verilog中怎么对应？

[复制链接]
3764|2
 楼主| andyany 发表于 2010-11-9 15:19 | 显示全部楼层 |阅读模式
HDL, verilog, VHDL, verilo, hd
在VHDL中，类属参数可以在不同层次的模块间传递。可以在顶层修改这些参数，下面各层随之改变。verilog中怎么实现这一功能？
谢谢！
回复

收藏 举报

相关帖子
cbryan211 发表于 2010-11-10 15:55 | 显示全部楼层
pamameter传递
回复

收藏 举报

 楼主| andyany 发表于 2010-11-10 17:07 | 显示全部楼层
defparam?
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

andyany

62

主题

664

帖子

3

粉丝
快速回复 在线客服 返回列表 返回顶部