请前辈们拍砖

发表于 2011-7-13 21:54

39# pa2792 呵呵前辈可否说下原因呢？也有利于小菜鸟的进步 :)

发表于 2011-7-13 21:58

36# eydj2008 除第4点外其他的我都会认真去体会下的呵呵第4点是因为我的那块IC是贴片的而且做的是单面板所以得把贴片IC焊接在走线层

发表于 2011-7-13 22:00

根据原理图的走向布局就好了，元器件焊接面需要放在一起，单面板的话，也就是你的贴片IC需要放在背面，不然就得打过孔。

发表于 2011-7-13 22:05

44# pa2792 恩那在原理图时是按元件实际的引脚去画好点呢还是按我之前的那几个原理图那样以方便连线为由去人为的改动原理图中IC的引脚哪个好点呢？
另外，我这单面板那个IC没有打过孔是将IC焊接在走线层的

发表于 2011-7-13 22:09

依着原理图顺序放置元器件，你就会发现窍门了。

发表于 2011-7-13 22:15

46# pa2792 哦行好的谢谢前辈的指教了我下次再注意下这个方法

发表于 2011-7-13 22:27

先结贴了等做出了实物后再看看性能如何

发表于 2011-7-13 23:15

我记得画PCB的资料也就是说一些公司制定的华为吧
一时不知道哪儿去了可以看看

发表于 2011-7-13 23:42

双击原件，设置其层在bottom layer就行了

发表于 2011-7-13 23:57

你下载这本书看看
郑诗卫-印刷电路板排版设计

发表于 2011-7-14 00:03

恩好的我找点资料看看谢谢大侠们的建议了

ycz9999 · 发表于 2011-7-14 00:46

我觉得你的原理图设计有点问题：
1.C4作为内部比较的补偿电容一般在50pf一下，大了容易引起内部震荡，导致瞬态响应纹波较大
2.输出电容应该用一个电解电容+MLCC电容这样能提供较小的ESR 减少纹波
3.D1应该并一个RC串联吸收网络，因为DOIDE在电流换向的时候，在恢复时间里，电流突变较大，导致纹波和EMI 变大
4.输入电容并1个0.1uf的电容滤除电源20M一下的杂讯
PCB走线上：
1.端与输出端所构成的回路面积较大，影响纹波和EMI
2.电感距离芯片要尽量的短而粗，输出电容紧随电感
3.输出地与输入地要尽量的近
4.反馈电阻的取样一般在输出电容之后取样，更加精确
5.DOIDE要紧挨电感做到连线短而粗
6.FB走线太细太长

发表于 2011-7-14 10:35

小白跟着学习了~~lz勇气可嘉啊！

登录 · 发表于 2011-7-14 22:33

本帖最后由 airzougang 于 2011-7-14 22:35 编辑

发表于 2011-7-15 00:14

55# airzougang 请问大侠你这是什么资料上面的啊？

发表于 2011-7-15 00:40

一份DC-DC的数据手册

发表于 2011-7-15 12:55

本帖最后由 jiamingz 于 2011-7-15 12:56 编辑

69394
airzougang 发表于 2011-7-14 22:33

正常的情况下，你的前几次的布局也是可以工作的。
注意2点：
1、地的完整，输入和输出的地处理；这对纹波和可靠性都有影响；
2、输入端-电容-地-稳压管-电感--输出的围成的圈子要尽量小；

发表于 2011-7-15 14:09

走线与贴片不在一层没有办法连接，你可以把它全放在底层

请前辈们拍砖

评分

本帖子中包含更多资源

浏览过的版块

甘甜之泉水

技术奇才奖章

伴坛终老

技术高手奖章

精华达人奖章

湍急之河流

七世轮回

核心会员奖章

技术领袖奖章

坚毅之洋流

十世金身

沉静之湖泊

无冕之王奖章