D触发器的问题

登录 · 发表于 2019-1-16 11:43

本帖最后由 tyw 于 2019-1-16 11:55 编辑

如图所示，图中第一个触发器D接第二个触发器的非Q端，这个时序图，整不明白啊，我的看法是：当第一个时钟信号高电平来的时候，第一个触发器的输出状态Q是不能判断的啊，因为D接在第二个触发器的非Q端。求大佬指点一下这个图，是如何工作的？
https://zhidao.baidu.com/question/541593234.html?qq-pf-to=pcqq.c2c

登录 · 发表于 2019-1-16 12:07

发表于 2019-1-16 12:33

tyw 发表于 2019-1-16 12:07

谢谢大佬，my bad

发表于 2019-1-16 14:29

tyw 发表于 2019-1-16 12:07

大佬，按照这个说，pre得是低电平啊，这个清0，，图里面两个触发器的pre都是接的高电平

登录 · 发表于 2019-1-16 16:39

本帖最后由 tyw 于 2019-1-16 16:43 编辑

wangchuanwei 发表于 2019-1-16 14:29
大佬，按照这个说，pre得是低电平啊，这个清0，，图里面两个触发器的pre都是接的高电平 ...

pre="1",是置位端,那么一上电,Q="0"了.少累哈,前面误导了.哈哈

登录 · 发表于 2019-1-18 09:31

tyw 发表于 2019-1-16 16:39
pre="1",是置位端,那么一上电,Q="0"了.少累哈,前面误导了.哈哈

大佬，按照这个我画他的时序图，卡住了，，U2B的非Q，接在U1A的D上，D是低电平，就是当脉冲来之后，U1A的Q的输出从高电平变为低电平，此时U2B的CLK变为低电平，看手册，CLK为低电平的时候，Q输出Q0，这个Q0是什么状态啊？能让U1A的Q变为高电平吗？谢谢大佬

登录 · 发表于 2019-1-18 09:59

本帖最后由 tyw 于 2019-1-18 10:01 编辑

wangchuanwei 发表于 2019-1-18 09:31
大佬，按照这个我画他的时序图，卡住了，，U2B的非Q，接在U1A的D上，D是低电平，就是当脉冲来之后，U1A的 ...

发表于 2019-1-18 10:06

tyw 发表于 2019-1-18 09:59

谢谢坛主

D触发器的问题

本帖子中包含更多资源

相关帖子

本帖子中包含更多资源

评分

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

浏览过的版块

十世金身

终身成就奖章

坚毅之洋流

技术领袖奖章