自举升压电路带不动负载原因分析

登录 · 发表于 2020-10-22 08:57

本帖最后由 421108375 于 2020-10-22 09:01 编辑

搭了个自举升压电路驱动NMOS，如下图，电压升起来没毛病但是接上负载NMOS之后电压立刻下降的厉害，负载能力太弱，请各位大佬帮忙分析下，具体说明下 R79按照图中接100k的话电压就变成28左右了，换300多k的电阻好点，但是始终到不了预想的值，NMOS虽然打开了，但感觉处于非完全导通状态，电流比较大，觉得不靠谱，换过C43 C44效果不明显，提高过方波频率，效果也不明显，各位大佬给分析下支个招看看是哪儿出问题了或者是否有更靠谱的电路指导分享下，小弟感激不尽！！！后端NMOS的Qg确实有点大，但是我这个NMOS只是作为一个大电流电子开关作用，基本打开就不关闭了，而且后端大功率负载是受控的，可以等NMOS慢慢打开电源正常之后在工作的

登录 · 发表于 2020-10-22 10:48

本帖最后由 wh6ic 于 2020-10-22 10:51 编辑

这个电路可以实现楼主目的。前提是 Vout 有对 0V 的负载

发表于 2020-10-22 21:42

本帖最后由 421108375 于 2020-10-23 08:12 编辑

wh6ic 发表于 2020-10-22 10:48
这个电路可以实现楼主目的。前提是 Vout 有对 0V 的负载

感谢wh6ic的指导，我原来的电路放了个AO3401的pmos和Q19有点脱裤子放屁多此一举，确实没必要，但是您的图原理上似乎和我短路AO3401去掉R61，R62, Q19,R63一样，当然电阻配置不太一样，还有就是升压端少了一个1uf的储存能量的电容，这个是不必要的吗？
另外您这个图是不是少了一个稳压管呢，NMOS 的vgs 标称最大一般都是±20v

我明天会试着按你的图搭建一个试一试最后在请教一下您说的Vout对0v有负载为什么必须有这个前提呢？我以前测试的时候VOUT确实没有负载，你VOUT后端放了一个1M的电阻和1uf电容的作用是什么？

发表于 2020-10-23 09:37

本帖最后由 wh6ic 于 2020-10-23 09:39 编辑

421108375 发表于 2020-10-22 21:42
感谢wh6ic的指导，我原来的电路放了个AO3401的pmos和Q19有点脱裤子放屁多此一举，确实没必要，但是您的图 ...

一、它已经有 24V 了，不需要升压。绝大多数 MOS 管的 Vgs， 10V、20V 甚至 30V，性能基本没有多少区别。刚看了主MOS的资料，Vgs不能大于 20V，需要降压。
二、我看到一楼图片上的稳压管标有 36V，主观上就忽略了 Vgs 耐压这个问题，可以将 D01 改为反相的 5 ~ 15V 稳压管，或者在 1M 电阻处并联一粒合适的稳压管
三、Vout 后面的 1uF 是解决 5KHz 脉冲高电平时 D02 截止，导致 MOS 管电压跌落，1M 电阻解决断电后 Vgs 上的残压
四、负载问题也可以解决： C02、R02 不接Vout，转接 0V ，此时就空载也没有问题了，接 Vout 略好一点点，其实也无所谓。

发表于 2020-10-23 09:59

wh6ic 发表于 2020-10-23 09:37
一、它已经有 24V 了，不需要升压。绝大多数 MOS 管的 Vgs， 10V、20V 甚至 30V，性能基本没有多少区别。 ...

Q二、我看到一楼图片上的稳压管标有 36V，主观上就忽略了 Vgs 耐压这个问题，可以将 D01 改为反相的 5 ~ 15V 稳压管，或者在 1M 电阻处并联一粒合适的稳压管
A 稳压管确实是36v的，但正是因为担心VGS电压超过±20v，才放的对地36v稳压的管子，由于都是参考地，相当于vg是36v，vs是24v，所以VGS是36-24=12v<20v，请问下这样不对吗？当然您直接在NMOS的GS之间并一个稳压管子我觉得也是一个不错的方法

发表于 2020-10-23 16:45

R79与C44的时间常数为0.1s，我个人觉得比较合适，沙发的电路，这个时间常数是1s，感觉太大了。虽然时间常数小，关断的时间短，但是相应地，R79消耗的电能也大，C44维持电压稳定的能力就下降了，这时需要C43提供较强的运送电荷的能力。
提高C43运送电荷的能力有三个措施：1. 加大C43的容值；2. 减小R64的阻值；3. 提高方波的频率

发表于 2020-10-23 17:02

本帖最后由 zlf1208 于 2020-10-23 17:08 编辑

楼主小哥哥，自举电路是电荷搬运电路，搬运过程是通过电容的充放电实现的，不能按电容二端电压不能突变来理解，不能突变不是说电压不能变不会变，而是说电容二端的电压变化是需要时间的，不能实现阶跃式的跳变，而变化所需的时间是与电容所在回路的时间常数相关的。

通过这个帖子，相信你会把电容的本质及工作原理深深地印刻在你的脑海里，这辈子都不会忘记了。如果还是不理解，请复习RC充放电过程的图示和充放电的计算公式。

发表于 2020-10-26 09:40

zlf1208 发表于 2020-10-23 17:02
楼主小哥哥，自举电路是电荷搬运电路，搬运过程是通过电容的充放电实现的，不能按电容二端电压不能突变来理 ...

非常感谢zlf1208的指导, 您对这个电路的点评中说：“而泵送（相当于C43放电）的时候是通过电阻R64的，R64阻值大限制了C43的放电能力。所以按照上面电路图的参数，要给C44泵送电荷，C43=100nF是偏小的，而R64=100K是太大了 ” 此处，C43放电过程为何是通过电阻R64而不是直接给C44充电呢？若其放电过程是经过R64的，那按照电路图，由于C43放电时 Q18处于关闭状态此时R64又是通过那个回路让C43放电呢？当然这也可能就是这个电路有问题，导致带负载能力太弱

发表于 2020-10-26 12:14

421108375 发表于 2020-10-26 09:40
非常感谢zlf1208的指导, 您对这个电路的点评中说：“而泵送（相当于C43放电）的时候是通过电阻R64的，R ...

电流流入电容是充电，流出电容是放电。充电储存电荷，放电送出电荷。充电和放电的基本条件是电容必须和相关电路形成回路，电荷才能移动，请特别注意，决定充放电状态的是电势的高低，电荷总是从高电势流向低电势。当Q20导通时，是C43的充电过程，其电流通路是：V24->D1->C43->Q20->GND；Q20截止时，是C43的放电过程，电流的通路是：V24->R64->C43->D26->C44->GND。充电时Q20导通，等效于一个毫欧级别的电阻（假定50mho），放电时，R64=100K，100K/50mho=200000，所以充放电的能力相差200万倍（这么说不是特别严谨，只是给一个概念性的估算），这就是为什么说R64太大的原因，当然R64也不能太小，因为Q20导通时，R64直接接到GND了

发表于 2020-10-26 12:18

421108375 发表于 2020-10-26 09:40
非常感谢zlf1208的指导, 您对这个电路的点评中说：“而泵送（相当于C43放电）的时候是通过电阻R64的，R ...

电容充电时二端的电压升高，放电时二端的电压下降，但是不论充电还是放电，电压都是连续变化的，不能发生阶跃式的突变

发表于 2020-10-26 12:30

本帖最后由 zlf1208 于 2020-10-26 12:37 编辑

421108375 发表于 2020-10-26 09:40
非常感谢zlf1208的指导, 您对这个电路的点评中说：“而泵送（相当于C43放电）的时候是通过电阻R64的，R ...

在设计电路时，每选用一个元件，都要对这个元件的特性有充分的认识，我相信在这个论坛里有很多人不知道什么是电容，不明白它是什么，怎么可能用好用对？！

电容的定义：单位电势差所含的电荷量。这个定义揭示了电容的本质：储存或释放电荷。

你知道电流是怎么定义的吗？

发表于 2020-10-26 13:12

zlf1208 发表于 2020-10-26 12:30
在设计电路时，每选用一个元件，都要对这个元件的特性有充分的认识，我相信在这个论坛里有很多人不知道什 ...

拜谢zlf1208，感谢您细致的指导，听君一席话胜读十年书，读过的书一部分还给老师了很可悲，但更可悲的是读了死书，没有结合实际东西，理解不深入！电流的定义没记错的话应该是单位时间内移动的电荷

自举升压电路带不动负载 原因分析

本帖子中包含更多资源

评论

相关帖子

本帖子中包含更多资源

评论

评论

评论

浏览过的版块

技术领袖奖章

无冕之王奖章

沉静之湖泊

七世轮回

自举升压电路带不动负载原因分析