21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › 求：浮点数绝对值运算模块的verilog设计代码 ...
返回列表 发新帖我要提问

求：浮点数绝对值运算模块的verilog设计代码

[复制链接]
3580|6
 楼主| xiaomamei 发表于 2012-6-14 11:34 | 显示全部楼层 |阅读模式
verilog, 代码, verilo, 精度
采用64位双精度格式，求代码。。。。。。。
回复

收藏 举报

相关帖子
GoldSunMonkey 发表于 2012-6-14 12:40 | 显示全部楼层
我没有
回复

收藏 举报

forgot 发表于 2012-6-14 13:27 | 显示全部楼层
:L 2# GoldSunMonkey
回复

收藏 举报

GoldSunMonkey 发表于 2012-6-14 14:45 | 显示全部楼层
:lol
回复

收藏 举报

 楼主| xiaomamei 发表于 2012-6-14 22:34 | 显示全部楼层
:dizzy:神马情况？
回复

收藏 举报

patrick007 发表于 2012-6-19 09:15 | 显示全部楼层
浮点数msb上那位就是符号位，改成0就是正数了。
回复

收藏 举报

GoldSunMonkey 发表于 2012-6-23 22:33 | 显示全部楼层
;P
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

xiaomamei

0

主题

2

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部