请问没有使用FPGA管脚的输出的是什么状态

发表于 2012-10-30 13:11

板子A上有两片FPGA，板子B上有两片FPGA，
板子A上的FPGA1上有个管脚L1与FPGA2的W1相连，
板子B上的FPGA1上有个管脚L2与FPGA2的W2相连，
板子A上的FPGA1上有个管脚L1又与板子B上的FPGA1上有个管脚L2相连。但是现在板子A的FPGA1管脚L1产生一个脉冲，但是我在L2上看怎么一直是拉高的。。。。（W1，W2虽然接了线，但是没有使用的，都没接上拉电阻）

还想请问下FPGA没使用的管脚一般是什么状态呢

发表于 2012-10-30 13:34

在Generate Programing File的属性在选，可以上拉，下拉，三态。

发表于 2012-10-30 18:26

2# Backkom80

噢，这样看来，默认的这些IOB端口都是下拉，那就是都是0了，3Q

发表于 2012-10-30 20:51

发表于 2012-10-30 21:06

记得猴哥有**啊。

发表于 2012-10-30 21:59

https://bbs.21ic.com/icview-275872-1-1.html

发表于 2012-10-30 21:59

供参考

[CPLD] 请问没有使用FPGA管脚的输出的是什么状态

相关帖子

浏览过的版块

涓涓之细流

常驻人口

无冕之王奖章

沉静之湖泊

缘定三生

技术导师奖章

突出贡献奖章

经常做客

技术新星奖章

终身成就奖章

坚毅之洋流

十世金身

技术领袖奖章