21ic电子技术开发论坛 › 综合技术交流 › EDA 技术 › 基于FPGA的用verilog hdl编写16位CPU程序
返回列表 发新帖我要提问

[Verilog HDL] 基于FPGA的用verilog hdl编写16位CPU程序

[复制链接]
2069|1
 楼主| prince梅子54 发表于 2013-11-20 22:39 | 显示全部楼层 |阅读模式
CPU, FPGA, 编写, HDL, verilog
基于FPGA的用verilog hdl编写16位CPU程序，完成如下的汇编指令
1. ADDi  kreg,ii     //将立即数ii与kreg的值相加，并存在kreg
  ADDi  kreg,-ii
  ANDi  kreg,ii
  ORi   kreg,ii
  XORi  kreg,ii
  LDi   kreg,ii
2. ADD  kreg,mreg   //将mreg的值与kreg的值相加，并存在kreg
  AND  kreg,mreg
  OR   kreg,mreg
  XOR  kreg,mreg
  MOV  kreg,mreg
回复

收藏 举报

相关帖子
gaochy1126 发表于 2013-11-26 17:25 | 显示全部楼层
不知道楼主要表达什么的
回复

收藏 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

prince梅子54

1

主题

1

帖子

0

粉丝
快速回复 在线客服 返回列表 返回顶部