一个关于QUARTUS II 12.0 的SignalTap ii logic analyzer的问题，求助

登录 · 发表于 2014-7-11 17:14

JTAG我是连接好了的，而且也在跑程序。但是为什么这个地方（图上的最上面的黄色区域）显示无效的JTAG配置，郁闷了，也看不到波形变动。问题在哪里呢？

发表于 2014-7-11 17:23

1.scan chain一下，看看JTAG有没有问题
2.如果JTAG没有问题，重新编译一下，然后烧写就OK了

发表于 2014-7-12 10:53

另外，你的trigger condition好像没设置

发表于 2014-7-14 08:47

luyaker 发表于 2014-7-11 17:23
1.scan chain一下，看看JTAG有没有问题
2.如果JTAG没有问题，重新编译一下，然后烧写就OK了 ...

JTAG没有问题，我一直在在线写程序。

发表于 2014-7-14 09:23

许世霞发表于 2014-7-14 08:47
JTAG没有问题，我一直在在线写程序。

才发现许MM是玩FPGA的...

发表于 2014-7-14 09:35

原野之狼发表于 2014-7-14 09:23
才发现许MM是玩FPGA的...

哈哈哈。。。小狼，眼睛尖了，我刚开始玩，很多不懂呢哎，每次接触一个东西都要头疼好久。我记得你会了是不是？我今天一定要把这个逻辑分析仪搞定呀，我想用时序看的更好一点。

发表于 2014-7-14 10:00

许世霞发表于 2014-7-14 09:35
哈哈哈。。。小狼，眼睛尖了，我刚开始玩，很多不懂呢哎，每次接触一个东西都要头疼好久。我记得你会了是 ...

哈哈那还是学生时代的事了现在已经不玩这东西了精力不够啊

发表于 2014-7-14 16:11

许世霞发表于 2014-7-14 08:47
JTAG没有问题，我一直在在线写程序。

那你的问题解决了吗？反馈一下，也许我可以帮你解决呢？trigger condition看样子你应该是设置了，那么你采样的波形频率是多少，采样频率又是多少，要满足香农定理哦。

发表于 2014-7-15 08:23

逻辑分析仪是说采样频率吗？听着别扭的呵呵。。。逻辑分析仪不就是把我们的数字信号反应成图形语言吗，触发条件对就可以吧。关键我对这个软件模拟逻辑分析仪的用法还是有点懵懂。貌似是解决了，但是还是波形不正常，而且也看不到动态变化。luyaker你的QQ多少，能私聊不呵呵。。。

登录 · 发表于 2014-7-15 08:40

看看这两个图，有时候会冒出说我的触发条件不满足。我随便按其他键，就又有数据了，关键这个数据不对。明明我的LED0是高低电平建个的。这上面一会儿采样的是高电平，一会儿采样的是低电平。肯定是不正确的。

发表于 2014-7-21 10:03

还有没有大牛会这个的呀，卡在这里了，真难受。

发表于 2014-7-21 11:29

采样时钟多少？频率不能太高，太高波形会不正常。

发表于 2014-7-22 08:03

解决了呵呵。。。

发表于 2014-7-22 10:25

存储深度加大些（^o^）

发表于 2014-7-22 10:29

许世霞发表于 2014-7-22 08:03
解决了呵呵。。。

那还不给我分。。。

发表于 2014-7-22 14:20

luyaker 发表于 2014-7-22 10:29
那还不给我分。。。

给了:L

发表于 2016-1-15 22:11

许世霞发表于 2014-7-22 14:20
给了

我用signaltop进行仿真时，点击仿真后，没有波形出现，而且instance的状态是等待时钟，我就很纳闷，我明明已经设定了系统时钟了，为什么会出现这样的问题，求大神指点